Xilin常用原语（primitive）之Clock Components

横二彪

已于 2023-04-07 14:39:46 修改

阅读量199

点赞数

分类专栏： FPGA 文章标签： fpga开发

于 2022-10-13 17:37:53 首次发布

本文链接：https://blog.csdn.net/dalingertong/article/details/127305794

版权

FPGA 专栏收录该内容

24 篇文章 3 订阅

订阅专栏

1.Clock Buffers

IBUFG

IBUFG即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUFG，否则在布局布线时会报错。 IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和 SSTL等多种格式的IO标准。

IBUFGDS

IBUFGDS是IBUFG的差分形式，当信号从一对差分全局时钟管脚输入时，必须使用IBUFGDS作为全局时钟输入缓冲。

BUFG

作用

是全局缓冲，它的输入是IBUFG的输出，BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。

端口列表

例化模板

（以K7系列FPGA为例）

 // BUFG: Global Clock Simple Buffer
   //       Kintex-7
   // Xilinx HDL Language Template, version 2018.2

   BUFG BUFG_inst (
      .O(O), // 1-bit output: Clock output
      .I(I)  // 1-bit input: Clock input
   );