NVIC和SCB的简单理解

M0：

cortex M0核支持最多32外设中断和一个不可屏蔽(NMI)中断。

M0没有抢占优先级的概念，只有一级优先级。

M3：

cortex M3核支持最多240外设中断和一个不可屏蔽(NMI)中断。

M3支持抢占优先级及子优先级。即抢占优先级高的中断可打断低优先级中断。当抢占优先级相同的两个中断同时发生，子优先级高的中断先执行。若抢占优先级相同，子优先级低的中断先发生并执行，则此时再发生的高子优先级中断需等待之前的中断结束后才能被响应，即抢占不能发生。

注：对于cortex M0来说，NVIC寄存器的访问必须是每次一个字(32bit)，而cortex M3则可以以字，半字或字节来进行。