计算机系统硬件组成

计算机系统硬件组成

计算机的基本硬件由运算器、控制器、存储器、输入设备和输出设备五大部件组成。

 

 

1、CPU

1.1 CPU组成（运算器、控制器、寄存器组、内部总线）

运算器

算术逻辑单元（ALU）

实现对数据的算术运算和逻辑运算

 

累加寄存器（AC）简称：累加器

当运算器的ALU执行算术或逻辑运算时，暂存原操作和结果

 

 数据缓冲寄存器（DR）

暂时存放由内存储器读写的一条指令或一个数据字，将不同时间段内读写的数据区分开

状态条件寄存器（PSW）

保存算术指令和逻辑指令运行或测试的结果建立的各种条件码和内容，主要分为状态标志和控制标志

 

 

 控制器

指令寄存器（IR）

保存当前正在执行的一条指令

 

程序计数器（PC）又称：指令计数器

存放执行指令的地方，计算之前就要用到

 

地址寄存器（AR）

保存当前CPU所要访问的内存单元的地址

 

指令译码器（ID）

对操作码（指令分为操作码和地址码）进行分析解释，识别指令的操作，向操作控制系统发出具体指令，控制各部分操作

寄存器组

专用寄存器

运算器和控制器中的寄存器，其作用是固定的

通用寄存器

用途广泛，可由程序员规定其用途

 

 

 

 

 

1.1CPU基本组成结构示意图（图片来自百度）

 

1.2 CPU功能

程序控制、操作控制、时间控制、数据处理

 

 

 

1.3 CPU与外设之间的数据传送

（1）直接程序控制方式（整个输入/输出过程是在CPU执行程序的控制下完成的）

①　无条件传送方式：无条件地与CPU交换数据，外设总是准备好的

②　程序查询方式：先通过CPU查询外设状态，准备好之后再与CPU交换数据；

缺点：降低了CPU的效率；对外部的突发事件无法做出实时响应；

优点：易于理解、实现

（2）中断方式

a. 中断过程：I/O准备好以后，发送中断请求至CPU，CPU中断并保存正在执行程序，完成与I/O的数据交换，然后返回被打断的程序继续执行

b. 处理中断的方法：多中断信号线法、中断软件查询法、菊花链法、总线仲裁法、中断向量表法（保存各个中断源的中断服务程序的入口地址）

c. 中断响应时间：就是中断的响应过程的时间，中断的响应过程是当有事件产生，进入中断之前必须先记住当前正在做的事情，然后去处理发生的事情，处理这个过程的时间（从发出中断请求到开始进入中断处理程序）

d. 中断优先级控制（处理优先级高的）

①　不同优先级的中断源同时提出中断请求时，CPU应优先响应优先级最高的

②　CPU正在对某一个中断源服务时，又有比它优先级高的中断源提出中断请求，保存当前，去处理优先级更高的中断源

（3）直接存储器存取方式（DMA）

 一个设备接口通过总线直接向另一个设备发送数据，它会先向CPU发送DMA请求信号。外设通过DMA控制器向CPU提出接管总线控制权的总线请求，CPU收到该信号后，在当前的总线周期结束后，会按DMA信号的优先级和提出DMA请求的先后顺序响应DMA信号。CPU对某个设备接口响应DMA请求时，会让出总线控制权。于是在DMA控制器的管理下，外设和存储器直接进行数据交换，而不需CPU干预。数据传送完毕后，设备接口会向CPU发送DMA结束信号，交还总线控制权。

 

（4）输入/输出处理机(IOP)

IOP是一个专用处理机，用于完成主机的I/O操作。IOP根据主机的I/O命令，完成对外数据的输入/输出

 

 

 

1.4指令系统

指令系统指的是一个CPU所能够处理的全部指令的集合，是一个CPU的根本属性。一条指令一般包括两个部分：操作码（指明操作类型）和地址码（指明操作数及运算结果存放的地址）

（1）寻址方式

①　立即寻址：操作数作为指令的一部分直接写在指令中

②　寄存器寻址：指令所要的操作数已存储在某寄存器中，或把目标操作数存入寄存器

③　直接寻址：指令所要的操作数存放在内存中，在指令中直接给出该操作的有效地址

④　寄存器间接寻址：操作数在存储器中，操作数的有效地址用SI、DI、BX、BP四个寄存器之一来指定

⑤　寄存器相对寻址

⑥　基址与变址寻址方式

⑦　相对基址与变址寻址

（2）CISC（复杂指令集计算机）RISC（精简指令集计算机）

（3）指令控制方式

①　顺序方式：各条机器指令之间顺序串行地执行

②　重叠方式：第x条指令结束前就可以开始第x+1条指令，通常采用一次重叠

③　流水方式：分成多个子过程，多次重叠

a. 吞吐率：指令条数/（指令条数x最长子单位时间+其他子单位时间之和）

b. 完成时间：指令条数x最长子单位时间+其他子单位时间之和

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2、存储系统

 

 

 

 

 

2.存储器结构示意图

 

 

 

 

 

 

Cache高速缓存

1、位于CPU和主存之间的高速存储子系统

2、采用高速缓存的主要目的：提高存储器的平均访问速度，使存储器的速度与CPU的速度相匹配

3、Cache的存在对程序员是透明的

4、地址变换（与主存的地址映像）和数据块的替换算法均由硬件实现

5、Cache的组成：Cache存储部分：存放主存的部分复制信息

 

控制部分：判断CPU要访问的信息是否在Cache中，在则直接在Cache   寻址；不在则按照替换原则，决定主存中的某一块信息放到   Cache的哪一块中

6、Cache中的地址映像方法：

（1）直接映像：主存中的块只能存放在Cache存储器的相同块号中，对应关系是固定的。地址变换很简单，灵活性差

（2）全相联映像：允许主存中的任一块可以调入Cache的任一块空间中。调入Cache的位置不受限制，十分灵活,无法直接从主存块号中获得Cache的块号，变换比较复杂，速度比较慢

（3）组相连映像：将Cache中的块再分组，组采用直接映像方法，块采用全相联映像方法。