demayiya的博客

本篇文章探讨了cache的机制和策略，在实际应用中，这些策略的选择取决于具体的系统需求和设计目标。例如，对于需要高数据一致性的系统，可能会选择写直达策略；而对于追求高性能的系统，可能会选择写回和写分配策略。此外，现代cpu通常还采用了更复杂的cache组织和管理技术，如多级cache、预取技术、cache一致性协议等，以进一步提高性能和效率。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

本篇文章中，我们对常见的几种存储器类型进行了介绍，它们可以根据断电后的信息的可保存性分为：非易失性存储器（NVM, non-volatitle memory），断电后数据可以保留，比如rom、flash、光盘存储器等等；易失性存储器（VM, volatitle memory），断电后数据自动丢失，比如sram、dram等等；如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

本篇文章主要讨论了芯片设计中的门级低功耗优化技术，与之前的文章里提到的系统级、RTL级低功耗技术相比，门级低功耗优化技术在低功耗设计中的层次较低，对功耗优化的占比也没有那么的大。不过我们仍需要了解并应用这些低功耗方法，并在不同的芯片设计阶段采用这些低功耗优化技术，旨在从多个角度降低芯片的功耗，提高能效比。ic基础|功耗篇01：影响芯片实际表现的重要指标——功耗的分类ic基础|功耗篇02：系统级低功耗技术ic基础|时钟篇03：低功耗技术之——门控时钟clock gating及锁存器latch的避免。

以上就是我们设计人员可以在平时的代码设计之中可以考虑的一些低功耗方法了，对于其中的许多低功耗方法，会带来更多的资源和时序压力，因此，芯片设计实际上是在面积功耗和性能上寻求平衡，在满足需求上的基础上寻求最优解。我们需要根据实际情况采用合适的设计方法~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

以上就是我们本篇文章的全部内容了，希望大家看了能有所收获吧~最后，还提一个关于复位的小知识，由于带有复位引脚的触发器所占用的芯片面积比没有复位引脚的触发器略微大一些，因此，如果用于保存数据信号的触发器的初始值无关紧要（即该数据信号不会用于做控制逻辑驱动后续的电路，且在后续工作过程中会有正确的数据对其进行覆盖），那么，我们可以使用不带复位引脚的触发器，以降低芯片的面积。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

一个完整的crg模块由振荡器、锁相环、分频器、时钟门控和时钟缓冲器等组件组成。这些组件协同工作，为芯片内的各个模块提供稳定、可靠的时钟信号，本篇文章对crg中的时钟系统进行了简单的介绍，只是作为抛砖引玉，大家可以在后面的工作学习中积累更多的相关知识呢～此外，在一个crg模块中，除了时钟系统外，还有复位系统，这部分我们就留到下篇文章在进行分享吧~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

以上是buffer功能的简要介绍啦，在下篇文章中，我们将之前提到过的时钟门控、时钟分频、时钟切换、osc和pll等电路组合起来，就可以组成一个基础的时钟和复位产生模块（CRG, clock reset generator）中的时钟部分电路，我们将在下篇文章对其进行介绍，那么我们下次再见~往期时钟篇文章：[ic基础|时钟篇：关于时钟切换的二三事(https://mp.weixin.qq.com/s?ic基础|时钟篇02：关于时钟分频器的二三事。

本篇文章我们对时钟的来源进行了一个简单的介绍，基于osc和pll，我们可以得到稳定的时钟，再结合我们之前提到过的时钟分频等电路，就可以进一步得到各种频率的时钟，此外，我们还可以对这些不同的生成时钟添加时钟门控进行低功耗控制。事实上，这些和时钟相关的电路组合在一起，就组成了一个时钟和复位产生模块（CRG, clock reset generator）中的时钟系统，我们将在后面的文章对其进行介绍，那么我们下次再见~

以上就是时钟门控及latch的相关内容了，顺便一提，在我们的实际项目中，工艺库一般都会提供这种时钟门控模块，其中已经写好了时序约束，可以直接调用，不需要自己手动的搭建。不过身为一个合格的设计师对于这类模块的原理还是需要掌握的~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注。

本篇文章简要介绍了在系统层面的一些低功耗方法，对于我们这种前端设计人员，先要对这些方法有一个大致的了解，并在以后的工作逐渐积累实战经验，说不定以后在座的各位就是那些架构大佬中的一员呢~本篇文章主要是参考了《SoC设计方法与实现》和《硬件架构的艺术》两本书，如果有需要的话，可以在公众号回复“soc设计”和“硬件架构的艺术”哦~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

本篇文章我们对一些常见的时钟分频器，比如偶数分频器、计数分频器、半整数分频器进行了介绍。我们可以基于计数器、上升沿敏感的触发器和下降沿敏感的触发器来产生我们不同分频比的时钟。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

在了解动态功耗和静态功耗的成因之后，我们设计人员就可以围绕功耗的成因进行“对症下药”，通过降低电压、降低工作频率、提高阈值电压、使用电源门控和时钟门控的方法降低功耗，这些方法被我们称为低功耗技术，这也是我们下一篇文章主要介绍的内容。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。当我们遇到时序违例时，通常采用的方式为插入寄存器（打拍）或者是后端插入buffer，这对使能信号或数据信号是有用的，但是对于那些需要满足握手协议的信号来说（例如：AXI协议中的多组握手信号xxready和xxvalid）单纯的打拍是行不通的，因为需要满足valid-ready协议，如果仅仅使用打拍很容易丢失数据。

本文探讨了如何实现无毛刺的时钟切换。对于成倍数的同步时钟，我们可以使用基于下降沿触发器的电路结构；而对于异步时钟，则需要添加额外的触发器来消除亚稳态和毛刺。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。在前面的文章中，我们对时序进行了探讨，了解到了什么是时序违例，在本篇文章我们来讲讲该对时序违例进行修复的几种方法。

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。本篇文章我们来讲讲复位信号。复位信号，它的设计目的是让芯片进入一个能稳定操作且确定的初始状态，从而能够避免芯片在上电后进行某个随机的状态而死机，或者是运行过程中出现了问题，能通过看门狗等方式产生复位而恢复初始状态。复位信号可以分为同步复位和异步复位两种，它们各自有自己的优点和缺点，我们接下来对这两种复位信号进行介绍。

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。在前面的文章里，我们讨论了许多关于时序分析的知识，了解到了在时序路径中需要满足建立时间和保持时间，在这篇文章中我们主要聊聊在时序分析中的一些特例，这些时序特例不需要满足建立时间和保持时间，或者是要求没有那么严格的时序例外。

可见，输入延迟约束和输出延迟约束的实质，实际上是根据外部已经选定好的器件和路径延时等参数，对内部器件和路径延时等参数进行优化的过程。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。在这篇文章中，我们来聊聊多比特信号跨时钟域的一大神器，异步fifo。这也是我们在面试中，最常被问到的一个知识点，需要牢牢掌握。

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。这篇文章我们主要来谈多比特的跨时钟域处理。对于单比特数据说来说，跨时钟域的不确定性顶多带来的是采集到之前数据或者是更新后的数据之间的区别。但对于多比特信号，由于其是通过多个触发器来锁存的，每个触发器的数据路径和时钟路径可能各有差异。这就造成了一个严重的后果：当时钟有效沿来临时可能有的数据跳变了，而有的数据没有跳变，从而采集到了错误的数据。因此对于多比特信号的跨时钟域，我们需要采用一些特别的处理方式。

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。在前几篇文章里，我们讨论了通过建立时间和保持时间，来进行时序分析，并介绍了同步电路中如果建立时间或保持时间违例，该如何修复。本篇文章主要讨论异步电路中，该如何保证时序，避免时序违例。

总结一下，之所以有的地方建立时间和保持时间可以为负值，只是因为观察点不同，时间上在锁存器的端口上，建立时间和保持时间仍然为正值。最后还需要提一下，虽然建立时间和保持时间可以为负值，但是只能两者之一为负，且两者之和必须大于0！

在上一篇文章中，我们提到了建立时间和保持时间的概念，在本篇文章中，我们将进一步进行建立时间和保持时间的裕量(slack)分析。

在本篇文章中，我们对建立时间和保持时间进行了介绍，他们是静态时序分析的基础，也是笔试面试的常见考点。在下篇文章中，将结合时序路径对建立时间和保持时间的计算进行介绍。