20201023 verilog语言的学习

信息来自原子视频

一 数据格式

二 标识符

三 数据类型

寄存器数据类型和线网数据类型 是可以映射老fpga物理地址中，而参数数据类型只能是属于编译识别的变量类型。

3.1 寄存器类型

 

reg[31:0] delaycount 32位的数据位宽的寄存器

reg key_reg 如果不注意位宽 则默认1位位宽的寄存器

3.2 线网类型

wire[1:0] count  两位的线网变量

wire keyflag 1位的线网变量

3.3 参数类型

运算符

五 程序框架

1 注释

5.2 关键字

3.3 程序框架

模块的结构

verilog高级知识点

时序逻辑和组合逻辑的区别需要知道

组合逻辑 ：输出结果 只取决于输入信号

时序逻辑：输出结果 取决于输入信号与时序情况

阻塞赋值 相当于c语言一样顺序执行 一次一次依次执行完成。

非阻塞赋值  相当于并行执行 即一次一次的并行运行

注意 非阻塞赋值 只能用于寄存器类型变量进行赋值