打开Implementation 点击File->Export->Export IBIS Model:
Output File:规定输出IBIS文件的名称和路径;
Include all models:默认情况下,只有设计中用到的buffer模型才会添加到IBIS文件中。选中此选项,会添加FPGA中所有可用的I/O buffer模型;
Disable per pin modeling:禁止包含每一个管脚的封装模型。勾选此选项,所有管脚的封装会简化为单个RLC传输线模型,并且在IBIS文件的Package部分中定义;
Maximum length of signal names:会将信号名称截断到限制的长度,可以设置为40、20或Unlimited.
Updated generic IBIS model file:可选地提供一个器件的IBIS模型;
Updated parasitic package data file:可选地提供一个用于每个管脚提取的pkg文件。上述两个文件在Vivado安装目录下data/parts目录中都有,一般只有在该目录中没有这些文件的情况下才需要在此处设置。
Component Name:默认名称为器件的系列,可以在这里设置改变IBIS文件中Component部分的名称。