数字逻辑 时序逻辑电路

时序逻辑电路

特点:

输入不仅取决于当前输出而且取决于电路过去时刻的行为(当前状态现态旧状态)
电路中有存储元件
基于当前状态和输入状态,产生下一状态和输出状态

有限状态机

![在这里插入图片描述](https://img-blog.csdnimg.cn/178730023a834ae9a6d45217017ebc7e.png

双稳态元件

在这里插入图片描述

SR存锁器

在这里插入图片描述

从输入驱动信号有效开始,到输出达到稳定有一定的延迟,这个延迟称为触发延迟或锁存延迟
状态表变成状态转移表
次态方程和约束条件
SR锁存器只有状态,没有输出,常用来设置标志位

D锁存器

在这里插入图片描述
c是使能控制,c为0的时候保持不变c为1的时候D锁存器存D端输入的数据

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值