第六章 时序逻辑电路
文章目录
6.1 概述
6.1.1 时序逻辑电路的特点
功能上:任一时刻的输出不仅取决于该时刻的输入,还与电路原来的状态有关。(这里是考虑到延迟了的)
电路结构上
①包含存储电路和组合电路,存储电路必不可少
②存储电路输出状态必须反馈到组合电路输入端,和输入变量共同决定输出
![](https://cdn.jsdelivr.net/gh/QingYuAnWayne/PicStorage/20201115082727.png)
在该图中,加法器逐位输入,结果也逐位输出。进位状态反馈到输入端,与输入变量共同决定输出。
6.1.2 时序电路的一般结构形式与功能描述方法
![](https://cdn.jsdelivr.net/gh/QingYuAnWayne/PicStorage/20201115082931.png)
可用三个方程组来描述:
1、输出方程(输出和输入的关系)
![](https://cdn.jsdelivr.net/gh/QingYuAnWayne/PicStorage/20201115083009.png)
2、驱动(激励)方程(存储电路的输入)
![](https://cdn.jsdelivr.net/gh/QingYuAnWayne/PicStorage/20201115083120.png)
3、状态方程(存储电路输出和输入、现态的关系)
q:现态; q*:次态
![](https://cdn.jsdelivr.net/gh/QingYuAnWayne/PicStorage/20201115083203.png)
6.1.3 时序电路的分类
- 同步时序电路与异步时序电路
同步:存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻
异步:没有统一的clk, 触发器状态的变化有先有后
- 米利(Mealy)型和穆尔(Moore)型
X是输入,Q是存储电路的输出
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法
分析:找出给定时序电路的逻辑功能,即找出在输入和CLK作用下,电路的次态和输出。
一般步骤:
①从给定电路写出存储电路中每个触发器的驱动方程(输入的逻辑式),得到整个电路的驱动方程。
②将驱动方程代入触发器的特性方程,得到状态方程