- 博客(2)
- 收藏
- 关注
RSS订阅原创 Vivado FIFO IP核设置
fifo是FPGA中使用最为频繁的IP核之一，可以通过软件自动生成，也可以自主编写。下面介绍vivado的fifo生成步骤1、打开ip核，搜索fifo2、创建fifo选择独立的时钟块ram。3、A、选择标准fifo或者frist word full模式，标准模式是数据延时一个时钟周期进入或者输出；frist word full模式时数据直接随时钟同步进入或者输出。1）frist word full模式：数据随着rd_en信号同步输出2）标准模式：rd_en信号到来之后
2021-01-14 10:51:35
3019
转载 verilog-2001 向量部分选择
转载：https://www.cnblogs.com/woshitianma/archive/2013/02/03/2890720.htmlverilog-2001 LRM中有这么一句话：对于a[8*i+:8]，this is the so-called "Indexed vector part selects" 。在Verilog-1995中，可以选择向量的任一位输出，也可以选择向量的连续几位输出，不过此时连续几位的始末数值的index需要是常量。vect[msb_expr : lsb_
2021-01-05 10:03:23
519
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人