- 博客(19)
- 收藏
- 关注
RSS订阅原创 2022-04-23
秦韵FPGA 转载或原创（十三） 高云FPGAGW2A-18C低速adc数据采集部分主要为AD7606芯片，fpga驱动adc采集数据，我们主要依据芯片的数据手册，编写adc驱动代码，根据我们的硬件设计部分，本次adc的驱动采用并行模式，convtAB连接、OS信号不启用，只实现数据采集部分。先贴一下时序图，我们采用转换后读取数据模式，阅读时序图我们开始写代码，硬件上江CONVSTAB连接在一起，因此我们只需要操作一个信号就可以，busy信号时输入信号，我们可以开始组织代码框架，要实现ad7606
2022-04-23 22:05:48
849
原创 秦韵FPGA 转载或原创（十一） 高云FPGAGW2A-55C
主要介绍一下硬件板卡，后续会介绍基于GW2A55C板卡的验证例程，该板卡主要实现高速数据采集和数据传输的功能，包含千兆以太网，DDR3，高速ADC以及一些基本的外设。代码是基于高云的开发环境GW1.9.8.05版本开发，...
2022-04-20 22:02:55
2464
原创 2021-01-24
秦韵FPGA 转载或原创（十） -------Scala环境搭建安装IDEA软件（推荐官网下载）首先下载idea软件，安装过程根据提示安装，到最后Finish，完成之后代开软件。有两种方式，1：File->Settings->Plugins : 在搜索栏输入scala，然后点击install，之后就是漫长的等待。然后等来的是失败。2：采用本地安装的方式：下载scala-intellij-bin-xxxx.zip 文件。点击Config，install from DISK —> Br
2021-01-24 10:34:23
170
原创 2020-11-25
秦韵FPGA 转载或原创（十） -------Intel FPGA文章目录秦韵FPGA 转载或原创（十） -------Intel FPGADDR2 ip信号简介DDR2 ip控制逻辑思路简介DDR2 ip代码浏览DDR2 ip信号简介ddr ip 端口信号简介wire clk_x1; //来自pll，clk == 50MhzQY_DDR2_ip u_QY_DDR2_ip( .pll_ref_clk (clk_x1 ), //输入时钟，50Mhz .phy_clk
2020-11-25 21:20:10
188
原创 2020-11-18
秦韵FPGA 转载或原创（九） ----------基于高云fpga ------ GW2A18文章目录秦韵FPGA 转载或原创（九）pcb板卡（项目实战）pcb板卡（功能介绍）flash代码浏览pcb板卡（项目实战）主要贴几张图，板卡的功能简单的介绍一下，抽空还会出类似的基本功能板卡，这张板卡仅供大家参考，可以学习或者参考做板卡。这是板卡的顶层图（部分），采用的是高云的GW2AR18k芯片，片内自带psram，下载接口为JTAG，因此要万这块板卡的朋友可以买一个高云的下载器，推荐官网的，
2020-11-18 20:19:07
251
原创 2020-11-06
秦韵FPGA 转载或原创（八）基于高云fpga ------ GW2A18文章目录秦韵FPGA 转载或原创（八）基于高云fpga ------ GW2A181.DDR3控制器介绍1.1 DDR3简介1.2 。。。2.DDR3控制逻辑思路简单介绍3.DDR3控制逻辑代码代码解释4.代码扩展（逻辑扩展）1.DDR3控制器介绍1.1 DDR3简介DDR3 SDRAM：ddr3(转载)，关于这部分的理论知识，直接在百度上搜索即可，想要了解具体的内存芯片，可以去自己板卡上使用的芯片官网去下载数据手册，上面会
2020-11-06 19:46:49
514
1
原创 2020-11-04
秦韵FPGA 转载或原创（八）基于高云fpga ------ GW2A181.spi接口的flash操作2.flash 的控制逻辑介绍3.flash 控制器的端口介绍4.控制ip简介（一）flash命令介绍spi接口在之前的博客中有介绍，flash的控制就是4线的spi接口，然后通过寄存器的地址实现。在这里简单的放一下W25Q64器件及其引脚：芯片的端口见手册，简单的贴一下w25Q64的寄存器表，如果要实现读写，可以通过控制flash Ctrl ip 模块实现，后面介绍模块功能，及其port
2020-11-04 20:47:17
292
原创 2020-11-03
秦韵FPGA 转载或原创（六）基于高云的fpga做一个axi lite从机总线。简单介绍一下axi总线写一个简单的axi从机例程总结一下axi ，amba总线。1 ）简介 Axi_Lite 总线为轻量级的总线架构，一般情况下进行寄存器的读取， 慢速的数据传输，比如：读取状态寄存器，控制寄存器以及异常存储的寄存器，监控一下drm（sdram，ddr2/3...）的控制器的工作状态等等。理解起来也比较容易，简单来说就是地址，数据，读写使能，在axi总线上由相应通道如下图：很清楚的看出axi总
2020-11-03 20:21:32
347
1
原创 2020-10-15
秦韵FPGA 转载或原创（六）quartus II // nios ii问题描述解决办法在调试sgdma时，采用的是quartus 17.1 ，可以正常调用nios ii 和sgdma ip核，也可以正常编译通过并且正常生成sopcinfo文件，原工程的目的是采用dma进行数据写入sdram中，在从其中读出，正常生成sgdma_test工程，是正常的，但是编译不通过，提示为：- **Description Resource Path Location Type fatal error: alt
2020-10-15 14:43:43
542
3
原创 2020-10-09
秦韵FPGA 转载或原创（五）GW FPGA DDR3 ip介绍（上）ip生成介绍ip信号介绍ip driver 代码简单分析代码分享打开高云云源软件，点击IP generate 选择DDR3 Memary PHY ，配置 ： 主要选择时钟比例，支持1:2 和1:4 , 这里的设置与生成的输出clk，以及写入读出数据时钟有关，ddr3的时钟设置为400M，可选择533M。贴一个设置好的图片：（1） type 界面（2） options 界面（3） Timing 界面，暂时保持默认。点
2020-10-09 23:27:45
894
2
原创 2020-10-04
秦韵FPGA 转载或原创（四）spi slave 的实现前几天在做一个项目，fpga和cpu之间做一个数据通路，原定的uart，但是在数据的传输上有瓶颈，因此就选择了标准的spi接口，spi_sclk采用20Mhz，基本上满足要求，记录一下，调试过程中的问题。标准spi接口协议，默认4-wire，MISO，MOSI 可实现全双工。简单的介绍一下spi的模式，有4种模式，有CLOCK_PHASE和 CLOCK_POLARITY来确定其工作在哪一种模式下，即Mode0,Mode1,Mode2,Mode3.
2020-10-04 20:08:41
184
原创 2020-10-03
秦韵 FPGA 转载或原创（三）高云FPGA GW2AR-18今天就高云的Uart Master IP 的使用写一篇介绍，希望对大家的使用有所帮助。**1）新建工程，选择器件，如GW2AR-18 **使用IP Generateor 选择uart Master IP ，波特率可选，默认为9600，然后点击ok，完成ip的编辑。该部分为ip生成的顶层接口，由于该ip内部封装了sram，故有留出的sram写接口和sram读接口，也支持调制解调功能（Modem），这次不讨论该部分内容，主要来实现uart
2020-10-03 00:00:46
297
原创 2020-10-02
秦韵 FPGA 转载或原创（二）高云FPGA GW2AR-18今天给大家介绍一下sdram，关于sdram的定义、构成原理以及工作原理，我就不详细解释了，这个在百度上搜索一下，估计很多都讲的很详细，我今天只讲一下关于sdram的使用，我呢，是基于高云的云源软件来展开的，因此，用到的基本都是高云的ip，有不熟悉的欢迎参考高云官网。在高云的官网上可以找到关于sdram控制器的ip核手册，关于每个信号讲的很详细，我在这就简单的引用一下官网的东西，大致解析一下，在ip的基础上，主要介绍一下这个控制器的用法，
2020-10-02 18:54:18
538
2
原创 2020-10-01
转载或原创（一）高云FPGA GW2AR18对于高云的signalTap（逻辑分析仪），名为.gao 的文件。此处简单的写一下配置过程：1） 新建.gao文件，然后双击代开配置界面，如下图，简单来说，就是配置触发信号，可以配置多个触发条件，在当前工程中，可只用一个触发条件，匹配单元选择M0即可，若做其他的复杂些的工程，可根据需要添加M1~Mn，自己修改即可，2）配置Capture Options : 主要选择添加触发时钟信号，选择是上升沿触发还是下降沿触发，采样深度等等，触发深度可选择默认，下方会
2020-10-01 13:30:59
526
1
原创 2020-09-30
转载或原创（一）高云FPGA GW2AR18软件的基本操作我这边就简单的说一下，比较类似于quartus 或 vivado 。1）新建工程 file->new -> FPGA Design Project ->project name（可改）2）修改工程名和选择工程路径。2）添加.v文件可以直接在已经建好的工程上右键，new file。3）添加一个我写的demo代码。module led_water( input clk
2020-09-30 23:12:34
375
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人