秦韵FPGA 转载或原创（十一） 高云FPGAGW2A-55C

一转眼，已经一年多了，都没有怎么上博客上看看，也许已经忙忘了。上次的更新时基于国内FPGA厂家，高云的2A18系列做的更新，以后的更新会穿插的更新，有18K的也有55K的，希望后面会有更多的时间来记录一下历程的使用经过。

这次主要介绍一下2A55C的板卡硬件成分，后续会介绍基于GW2A55C板卡的验证例程，该板卡主要实现高速数据采集和数据传输的功能，包含千兆以太网，DDR3，高速ADC以及一些基本的外设。简单点的来说，按照我以往的惯例，直接上图：

        

后面会讲解一下软件的使用，以及驱动例程，包含高云官方的提供的M1-Soft ,M3-Soft, 以及RISCV的软核例程。简单介绍一下高云的55K FPGA,参考官方的DDR3 硬件设计要求，DDR3不同的原理图设计，和能够跑到的数据带宽有很大的关系，分为2：1 和4：1，在速度上，主要区别就是533M和800Mhz的区别。但是在硬件设计上，就有很大的区别，布线方面，4：1就比2：1的拉线要复杂一些，具体的针对不同的pin有不同的布线方式。

上图只画出了大概的框图，其他的调试接口，下载接口等没有画出来，并不是不需要，而是这部分做个简单介绍即可，毕竟JTAG大家都懂的。

ADC部分的话，主要做100Mhz的部分给大家介绍，包括驱动程序，时序调整，pin脚分配，电平配置等等，相比于ILA，singalTAp等，高云的 逻辑分析仪（XXXX.rao）无法显示模拟波形，后续我们对于ADC的波形显示，直接将数据导出，用excel进行展示，可以验证adc驱动的正确性，后续的更高速的adc就先不做讨论吧，高云的LVDS速度在1Ghz上下，所以主要的能力还是在1G以内的外设处理。

Gige部分主要实现千兆网络的驱动，该部分可以直接使用官方的三速以太网IP ，直接件ip的配置为单播，禁用Vlan模式，只测试Mac层，比较容易的，如果要做IP层，或ARp层，可以自己进行封装，UDP也时一样的，按照packet进行组包。

Flash就很简单了，主要还是做代码的存储，按照原理图上的Mode【2：0】 进行启动模式选择。

如果后续不是太忙的话，会持续更新，主要推荐国产的FPGA，讲解软件使用，讲解ip使用，由浅入深。