- 博客(1419)
- 资源 (28)
- 收藏
- 关注
RSS订阅原创 Soft-RoCE (RXE)使用简介
步骤核心命令1. 安装软件栈2. 加载模块3. 创建设备4. 验证5. 连通性测试rping -srping -c6. 性能测试7. 调试tcpdump8. 清理通过这套环境，可以在普通以太网上运行完整的 RDMA 协议栈，观察 RoCEv2 的报文交互过程，理解post_sendpost_recv等 Verbs API 的行为。
2026-10-14 21:28:42
11
原创 全文 - doca-sample 之 DOCA RDMA README.md
在 DOCA RDMA CM 流程中，需要独立执行此示例的多个实例，以模拟每个客户端对端，从而达到所需的 RDMA 连接数量。在 DOCA RDMA CM 流程中，需要独立执行此示例的多个实例，以模拟每个客户端对端，从而达到所需的 RDMA 连接数量。此示例说明如何使用 DOCA RDMA 写入远端对端（响应方），并附带一个通过 OOB 发送的 32 位立即值。此示例说明如何使用 DOCA RDMA 向远端对端发送消息，并附带一个通过 OOB 发送的 32 位立即值。
2026-10-14 01:30:57
179
原创 gem5 模拟 AMD GPU 的 PPA：从周期级时序到功耗与能量的完整实践
gem5 为 AMD GPU 的 PPA 分析提供了一个开放、可扩展的仿真基础。通过 gem5 获取周期级时序数据，通过 GAP 保障仿真精度，通过 McPAT 或 MathExprPowerModel 估算功耗，最终换算为能量消耗。它让研究者能够在没有物理硬件的情况下，对 GPU 架构的设计决策进行量化的 PPA 评估。随着 gem5 GPU 模型对 MI300X 等最新架构的支持不断完善，以及 CRISPIER 等 DVFS 扩展的成熟，这一工具链将在未来的 GPU 架构研究中发挥越来越重要的作用。
2026-10-13 21:28:19
257
原创 全文 - Introducing cudaq-realtime for programming the Logical QPU
容错量子计算要求经典-量子之间形成紧密的反馈回路，量子纠错（QEC）解码和自动校准需在 QPU 运行全程持续进行。我们的新库现已在中提供，它基于 NVQLink 构建，为开发者提供了在 GPU 与量子控制器之间实现微秒级延迟回调的运行时 API。2025 年 10 月，我们发布了，这是一个将加速计算引入量子栈的开放平台架构。在 GTC 2026 上，NVQLink 通过 NVIDIA CUDA-Q 平台中。
2026-10-13 20:45:09
163
原创 全文 - 第 01 章 - UCIe 3.0
本章提供通用芯粒互连快通道（Universal Chiplet Interconnect express，UCIe）架构的概述。UCIe 是一种开放的、支持多协议的、用于在同一封装内连接多个芯片的片上互连标准。其主要动机是建立一个充满活力的生态系统，支持可通过 UCIe 互连的分解式芯片架构。UCIe 在通用的物理层和链路层之上支持多种协议（PCIe、CXL、流式传输协议，以及可用于映射任何双方均支持的协议的原始格式）。
2026-10-13 20:38:44
627
原创 DOCA GPUNetIO 开源版（GDAKI）实现分析
定位：以 DOCA 风格 API 实现的通信库——让（InfiniBand / RoCE），无需 CPU 介入数据面。开源版范围：仅支持的 GPU 数据面（put/signal/counter 等），双边 send/recv、Ethernet、DMA 的 GPU 数据面不开源；CPU 控制面与 CUDA 头文件和完整版一致（README.md 对比表）。
2026-10-12 12:29:40
383
原创 RoCE 的 UC SEND/RECEIVE 的完整交互过程分析
UC接收方必须“先下车”（post_recv），发送方才能“投递”（post_send而一旦“投递”失败（丢包），由于 UC 没有“回执”机制，发送方无从知晓，接收方也静默丢弃，一切错误处理都依赖于上层应用自身的超时与重传逻辑。这与 RC 形成了鲜明对比：RC 的由硬件保证按序可靠送达，而 UC 则是一个“尽力而为”的双边通信原语，用可靠性换取了更低的协议开销和更少的 QP 资源占用。
2026-10-11 17:52:59
318
原创 RoCE UC Receive 实现代码结构与原理分析
分析对象：MLNX_OFED 24.10-5.1.6.1 源码包（与 analysis-02 同源）与。两者都在用户态完成，绕过内核。
2026-10-11 17:28:25
221
原创 RoCE UC Send 实现代码结构与原理分析
特性RCUCUD连接连接型（QPN 绑定）连接型（QPN 绑定）无连接（每包带 AH）SEND/RECV✓✓✓RDMA WRITE✓✓✗✓✗（无可靠读回通道）✗ACK/NAK、重传✓（PSN 驱动可靠传输）✗（无确认无重传）✗包序严格保序靠 PSN 检测，失序/丢包直接丢弃，消息不完整也不报错不保证完成语义对端确认后才 completeHCA 发出即 complete（本地语义）同 UC典型用途通用 RDMA允许偶发丢失的业务（部分 MPI/存储复制/遥测），配合无损网络。
2026-10-11 17:12:37
250
原创 MLNX_OFED 的 install.pl 安装流程分析
（4250 行）+common.pl（832 行公共函数库）说明：本文仅做静态分析，未实际执行安装。
2026-10-11 16:41:16
211
原创 ibv_query_gid_table 与 GID 的形成
是获取 RDMA 设备全局地址信息的核心接口。GID 作为 128 位的 IPv6 地址，其生成在 IB 和 RoCE 网络中遵循不同路径，但核心思想都是“64 位子网前缀 + 64 位端口 GUID理解 GID 的构成、生成机制及其在 RoCE 环境中与 IP 地址的关联，是进行 RDMA 编程和网络故障排查的基础。
2026-10-08 16:29:23
133
原创 全文-Accel-Sim 2.0-Architecting the Next Generation of Asynchronous, Distributed GPUs for the AI Era
机器学习工作负载的快速演进从根本上改变了 GPU 硬件，推动架构走向多芯片模块（MCM）拓扑、异步执行原语，以及持久化、多阶段的内核行为。尽管发生了这些转变，周期级仿真基础设施却一直滞后，缺乏原生能力来同时建模现代 GPU 的物理非均匀性以及最先进 AI 工作负载的巨大规模。为弥合这一差距，我们提出了一个周期级仿真框架，旨在准确建模现代 GPU 世代，包括 Ampere、Hopper 和 Blackwell。
2026-10-07 19:11:11
437
原创 全文 - CDS: Deadline-Aware, Multi-Chiplet GPU Scheduler in Gem5
向多芯粒 GPU 架构的转变，在跨分布式计算和内存资源进行任务调度方面引入了新的复杂性。此外，现代实时应用对 GPU 的低延迟执行提出了严格要求。与单芯片 GPU 不同，多芯粒设计 [1]–[7] 必须协调具有不同延迟和带宽的芯粒之间的工作，这使得现代 GPU 中使用的轮询调度 [6] 不足以提供实时保证。在这项工作中，我们应用软硬件协同设计来应对这些挑战，并在未来 GPGPU 中保持性能可扩展性。现代 GPGPU 包含嵌入式 RISC 核心，称为命令处理器（CP），负责流调度和内核上下文解析。
2026-10-07 18:41:03
300
原创 互联网络设计过程中的一些 PPA 经验原则
在保证 CHI 协议正确性和死锁避免的前提下，用最合适的 VC 数、buffer 深度、crossbar 规模、目录结构和流水线级数，去平衡带宽、延迟、频率、面积和功耗。CHI 理解让你不做错，PPA 经验让你做得好、做得省、做得快。
2026-10-05 16:38:50
440
原创 crossbar in Nvidia GPUs
BookSim 是《Principles and Practices of Interconnection Networks》教科书的“活”的化身。它不仅仅是一个工具，更是连接抽象理论与具体工程实践的桥梁。通过使用 BookSim，您可以将书中的公式、图表和设计原则，转化为可运行、可验证的实验，从而更深刻地理解互联网络设计的精髓与权衡。用 BookSim 为 H100 的互联网络建模，是一项在“抽象”与“现实”之间寻求平衡的工作。其核心挑战在于精确量化并建模两个 L2 分区带来的 NUMA 特性。
2026-10-04 20:49:26
65
原创 全文 - 第 08 章 - Principles and Practices of Interconnection Networks
路由（routing）是在给定拓扑中，为分组选择从源节点到目的节点路径的过程。有了拓扑——网络的道路地图——之后，路由是顺理成章的下一步：在地图上选一条能到达目的地的路线。拓扑决定网络的理想性能，而路由是决定这一潜力有多少能实现的两个关键因素之一。另一个关键因素是流量控制，在第 12、13 章讨论。网络采用的路由算法至关重要，原因有几点。好的路由算法即使在非均匀流量模式（如置换流量）下，也能在网络通道间平衡负载。通道负载越均衡，网络的吞吐率就越接近理想值。
2026-10-04 03:50:38
85
原创 全文 - 第 07 章 - Principles and Practices of Interconnection Networks
本章是拓扑部分的最后一章，简要探讨封装拓扑时的一些实际问题。首先考察（concentrator）和汇聚器把若干终端节点的流量合并到一条网络通道上。当任何一个终端的流量太小、无法充分利用一条网络通道时，就可以使用汇聚器；它也能有效地合并许多突发型终端的流量——当峰值与平均流量之比很大时，使用汇聚器可以降低串行化延迟，得到性价比更高的网络。分配器与汇聚器相反：它接收来自单个节点的流量，并按分组逐个分配到若干条网络通道上。当某个节点的流量大到单条网络通道无法处理时，就使用分配器。
2026-10-04 02:30:19
134
原创 全文 - 第 06 章 - Principles and Practices of Interconnection Networks
到目前为止，我们一直关注分组交换网络；本章把注意力转向（circuit-switched）网络。在电路交换网络中，特定源和目的地之间的连接先被建立，然后在数据持续流过连接期间保持，最后被拆除。¹ 历史上，无阻塞电路交换网络最早与电话系统联系在一起：一个人打给另一个人的呼叫代表一次连接请求。要让呼叫接通，必须在网络中找到一条空闲路径并分配给这次呼叫。如果电话系统是无阻塞的，那么只要接听方的电话不在使用中，呼叫就总能成功。更精确地说：如果一个网络能处理构成输入输出置换的所有电路请求，就称它是。
2026-10-04 02:29:49
323
原创 全文 - 第 05 章 - Principles and Practices of Interconnection Networks
环面（torus）和网格（mesh）网络——k 元 n 立方体（k-ary n-cube）——把Nkn个节点装入规则的 n 维网格中，每维 k 个节点，最近邻居之间以通道相连。它们涵盖了从环（n = 1）到二进制 n 立方体（k = 2，又称超立方体，hypercube）的一系列网络。这类网络之所以有吸引力，有几个原因。规则的物理安排与封装约束非常匹配：在低维度下，环面的导线一致地短，无须中继器即可高速工作。
2026-10-04 02:29:05
326
原创 全文 - 第 04 章 - Principles and Practices of Interconnection Networks
多年来人们提出了众多拓扑，但实际建造出来的网络几乎全部使用源自两大家族的拓扑：蝶形（k 元 n 蝶，k-ary n-fly）或环面（k 元 n 立方体，k-ary n-cube）。本章定义蝶形网络家族并探讨其性质；环面网络在第 5 章考察。蝶形网络是间接网络的典型代表。对使用度 δ = 2k 交换机的 N 节点网络，蝶形拓扑具有最小直径HlogkN1。尽管这一最优直径很吸引人，蝶形网络有两个主要缺点。第一，基本的蝶形网络没有路径多样性：从每个源节点到每个目的节点恰好只有一条路由。
2026-10-04 02:28:12
285
原创 全文 - 第 03 章 - Principles and Practices of Interconnection Networks
网络拓扑指互连网络中通道和节点的静态安排——分组行驶其上的道路。选择网络拓扑是设计网络的第一步，因为路由策略和流量控制方法都严重依赖拓扑。必须先有道路地图，才能选择路线并安排其通行。正如第 2 章的例子所示，拓扑不仅规定网络的类型（例如蝶形），还规定细节，如交换机的基数、级数以及每条通道的宽度和比特率。选择好的拓扑，在很大程度上是让网络的需求适配可用的封装技术。一方面，设计由端口数量以及每端口的带宽和占空因数驱动；另一方面，又由每块芯片和电路板的可用引脚、布线密度、可用的信号速率以及电缆的长度要求驱动。
2026-10-04 02:26:53
338
原创 全文 - 第 02 章 - Principles and Practices of Interconnection Networks
本章考察一个简单互连网络的体系结构与设计，以提供一个全局视图。我们将考察尽可能简单的网络：一个采用丢弃式流量控制的蝶形网络。尽管得到的网络代价不菲，但它凸显了互连网络设计的许多关键方面。在后面的章节中，我们将学习如何构建更高效、更实用的网络。
2026-10-04 02:25:24
186
原创 全文 - 第 01 章 - Principles and Practices of Interconnection Networks
如图 1.1 所示，互连网络是一种可编程的系统，用于在终端之间传输数据。图中有六个终端 T1 至 T6 连接到网络上。当终端 T3 希望与终端 T5 通信某些数据时，它将包含该数据的消息发送到网络中，由网络把消息递送给 T5。网络之所以是"可编程"的，是因为它在不同时间点建立不同的连接。图中的网络可能在一个周期内把消息从 T3 递送到 T5，然后在下一个周期使用同样的资源把消息从 T3 递送到 T1。网络是一个系统，因为它由许多组件构成：缓冲器、通道、交换开关和控制逻辑，它们协同工作以递送数据。
2026-10-04 02:24:16
208
原创 Dual die GPU L2 cache
单 die 内 GPU L2 靠"地址唯一 home + L1 不入局 + 弱内存模型"三板斧，把 CHI 那种多副本一致性协议问题从根上规避掉了；真正的硬骨头在跨 die 互联工程和系统级（NVLink / NVLink-C2C）一致性上。
2026-10-03 03:04:09
387
原创 NVLink GPU-to-GPU：本地GPU L2 是否缓存远端 GPU 数据
193地址空间归属模型：GPU-A 的 L2 Cache 只缓存 "GPU-A HBM 地址空间" 的数据GPU-B 的 L2 Cache 只缓存 "GPU-B HBM 地址空间" 的数据即使 GPU-A 通过 NVLink 读取 GPU-B 的数据，该数据的地址仍属于 GPU-B 的地址空间，所以 GPU-A 的 L2 不会缓存它。但 GPU-B 的 L2 会缓存它（因为这是它的 memory space）！这与论文 [23LTC Fabric（die 内）
2026-10-02 21:21:43
347
原创 全文 - Dissecting How Die Scaling Breaks GPU Fine-grained Scheduling
图 18 显示了现代 GPU 的内存层次结构布局。L2 缓存被物理划分为内存亲和性分区，由专用内存控制器和 HBM 堆栈支持。图 18.现代 GPU 的内存层次结构布局。L2 缓存被物理划分为由 LTC fabric 连接的内存亲和性分区。
2026-10-02 03:58:37
732
原创 Blackwell B200/B300 双计算 die L2 Cache Coherence 协议相关论文
问题结论是否有论文完全解密 B200 L2 coherence 协议？没有。NVIDIA 未公开协议状态机、消息格式、目录结构。最接近的学术论文？(2026-09)，通过微基准测试逆向工程了 B200 跨 partition L2 的复制行为和NUMA 效应。NVIDIA 官方相关研究？HMG (2020)，NVIDIA Research 提出的分层多 GPU 一致性协议，可视为思想前身。协议类型推测？基于微基准测试推断，B200 可能采用目录式协议。
2026-10-02 03:00:55
373
原创 全文 - Dissecting the NVIDIA Blackwell Architecture with Microben
尽管 GB203 基于 GH100，但它们代表了两种设计理念。GH100 —— NVIDIA Hopper 架构 GPU 芯片 —— 针对大规模 AI 和科学计算工作负载进行了优化，而 GB203 作为 Blackwell 架构的一部分，是一种高能效、面向消费者的 GPU 设计，用于支持游戏、渲染和小批量推理任务。两者都实现了类似的 CUDA 核心编程模型，但在指令集、执行单元数量、内存层次结构和资源调度方面存在差异。两种架构的核心都是流式多处理器（SM），它负责 warp 调度、指令发射和执行。
2026-10-02 01:33:10
520
原创 全文 - version.A - AMBA CHI Chip-to-Chip（C2C）
本规范描述 AMBA® CHI Chip-to-Chip（C2C）架构。本规范是《AMBA® CHI 架构规范》[1] 的 Chip-to-Chip（C2C）扩展。B1.1 概述B1.2 术语C2C 扩展使构建包含多个 CPU、加速器或其他设备的系统成为可能。CHI C2C 专注于 CHI 消息的打包（packetization），使其适合通过片间（chip-to-chip）链路传输。该打包格式针对链路利用率和延迟进行了优化，同时避免了复杂的打包与解包方案。
2026-10-01 21:28:08
447
原创 BlackWell 双 计算 die 的 L2 一致性 cases
同一物理地址或 cache line 在一个 die 的 L2 中已有副本，另一个 die 或外部 agent 后续访问它，至少一次访问是写，并且程序语义要求写读顺序可见。先写后读 RAW：必须把 Dirty 数据交给读者；先读后写 WAR：必须让旧读者副本失效或在未来重新 acquire；先写后写 WAW：必须串行化多个 Dirty 副本。：逻辑变量不同，但 cache line 相同；外部 agent 访问：DMA、CPU、peer GPU、调试器、图形/视频引擎等。
2026-10-01 20:45:06
279
原创 NPU 两个计算 die 构成单个 gpu 设备
UCIe + CXL协议定位片上 fabric 跨 die 延伸主机↔设备的 I/O 一致性接口一致性结构对称，多 RN-F/HN-F 同域非对称，主机为一致性主节点设备间互相 snoop原生支持1.1/2.0 不支持；3.0 经主机/fabric 目录中转跨 die 延迟~几十 ns，与片内同量级~数百 ns细粒度地址交织HN-F 哈希，透明无（设备级/页级，软件可见）对主机呈现一个设备（die 边界在封装内）两个设备（需软件虚拟化才像一个）
2026-10-01 19:12:14
276
原创 Chiplet 协议与实现的相关基础方向
OpenHBI（Open High Bandwidth Interface）是Intel 贡献给 OCP（Open Compute Project）旗下 ODSA（Open Domain-Specific Architecture）工作组的开源 die-to-die 并行接口标准。技术血统直接源自 HBM 内存接口。
2026-10-01 17:57:53
238
原创 DOCA 的模块、作用与依赖关系
开源 gpunetio 是对 DOCA GPUNetIO + DOCA Verbs 的开源重写，默认只依赖 rdma-core（libibverbs/libmlx5）、CUDA 和 GDRCopy，不依赖任何 DOCA 闭源模块；闭源完整版则建立在 DOCA Core 之上，横向组合 Verbs、RDMA、Ethernet、Flow、DMA、Comch 六个模块，功能覆盖单边/双边 RDMA、以太网收发和 DMA。
2026-10-01 15:29:17
303
原创 全文 - 01 - DOCA doc 全集
DOCA 框架提供了一套完整的软件套件，包含驱动程序、库、工具和底层软件，用于与硬件设备以及随 BlueField 预装的默认操作系统进行交互。DOCA 框架并非单一的安装包，而是 DOCA 相关软件组件的集合，通过两个主要软件包进行分发：DOCA-Host 和 BlueField-Bundle。组成部分说明DOCA SDK。
2026-10-01 15:28:21
395
原创 NV HSB IP Simple Testbench 分析
通读完测试台全部源码（主 TB 1173 行 + 5 个 tb_lib 库 + 包 + EEPROM 模型，共约 2400 行），整理如下。ECB 走 UDP0x2000、RoCE 走0x12B7（4791，标准 RoCEv2 端口）、CoE 走 EtherType/UDP0x22F0、BOOTP 走；FPGA MAC/IP 与 EEPROM 模型内容、DUT 的必须三者一致（/ 192.168.1.12）——这本身就是对"枚举信息贯通"的隐性测试。一句话总结。
2026-10-01 15:16:24
217
原创 CoreX-HBI 协议规（摘要版）
v0.9（草案）：开放设计草案 / FRAND 授权意向：封装内双计算 Die 一致性缝合互连，对标 NVIDIA NV-HBI：NV-HBI 为 NVIDIA 私有协议，其内部实现细节未公开。本规范以公开数据为锚点（NV-HBI 10 TB/s 双向带宽、UCIe 3.0 PHY 参数、AMBA CHI C2C / CXL 一致性工程经验、MCM-GPU 学术研究），是一套工程上自洽的开放规范设计，不代表任何已流片产品。
2026-09-30 21:51:33
87
原创 CoreX-HBI v0.9 协议草案（简版）
—目标是在双计算 Die 缝合场景下 1:1 对标 NV-HBI（10 TB/s、硬件 L2 一致、单 CUDA device 语义）。说明：NV-HBI 的内部细节 NVIDIA 未公开，以下设计以公开数据（NV-HBI 10 TB/s、UCIe 3.0 PHY 参数、CHI C2C/CXL 一致性经验、MCM-GPU 学术研究）为锚点，是一套工程上自洽的开放规范设计。
2026-09-30 21:50:31
178
原创 全文 - 第0章 前言，第 1 章 简介 - UCIe v3.0 Specification
本文档为 UCIe 规范 Revision 3.0, Version 1.0（2025 年 8 月 5 日）前言部分的中文翻译。Universal Chiplet Interconnect Express (UCIe) © 2022–2025 版权所有。
2026-09-30 20:00:59
106
比利时的 鲁汶大学 计算机系教授 Philip Dutré 的全局光照教程，和他与合作者在 2002年 SIGGRAPH ppt
2022-09-17
LLVM IR MLIR: Scaling Compiler Infrastructure for Domain Specifi
2022-05-06
SSA_LLVMCookBook_DirectMethodSparseLinearSystem
2022-05-05
bootia32.efi
2018-04-07
chisel官方教程20201010版本.7z
2020-10-11
带几何解释的线性代数讲义
2020-12-02
英中双语版_flex与bison_pdf.7z
2020-11-03
Digital Design With Chisel_20201010edition.7z
2020-10-11
llvm_cookb_LLVM_IR骨架语法领进门资料.7z
2021-04-25
FIRRTL_spec_2020Oct_EditionPDF.7z
2020-10-19
Downloads.zip
2020-07-21
chi-SPECS-IN-ALL
2026-07-24
chi back protocol
2026-07-23
Full Bandwidth broadcast, reduce and scan with only - Logic Synthesis and Verification Algorithms
2025-11-15
ACPI spec 4.0 and 3.0
2024-08-24
bash-shell matrix-computations llvm-cook loader-linker sparse-ma
2024-01-23
Linux kernel 高并发开发
2024-01-14
mpi学习教程等-都志辉-配合下文https环境搭建
2023-12-29
代数多重网格理论资料 AMG AMGX原理
2023-09-28
opencl 学习资源pdf and source code
2023-05-22
常用数值算法集C语言与 Numerical Methods Using Matlab 4th Ed Mathews
2023-04-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人