马斯克说 第一性原理可以用一个系统最底层的物理学方程去计算它可以出现的所有现象,所以也称为从头计算法,拉丁文是ab intio;
与之相对的,是不去探究一个系统最底层的物理学规律,而是在现象层面总结一些规律,去做一些专门的快速的计算,拉丁文是ad hoc。
本文主要从晶体管角度来观察半导体行业主要芯片的发展迭代。从底层发现共性与理解边界。
GPU
芯片 | 晶体管数量 | 算力 | 年代 | 工艺 | 备注 |
---|---|---|---|---|---|
GB200 | 2080亿 | - | 2024 | ||
H100 | 800亿 | - | 2022 | 4nm | |
A100 | 540亿 | - | 2020 | 5nm | |
V100 | 210亿 | - | 2017 | 10nm | |
P100 | 153亿 | - | 2016 | 14nm |
DPU
芯片 | 晶体管数量 | 算力 | 年代 | 工艺 | 备注 |
---|---|---|---|---|---|
BF4 | 640亿 | 1000TOPS | 2024 | ||
BF3 | 220亿 | 1.5TOPS | 2022 | ||
BF2 | 70亿 | 0.7TOPS | 2020 |
苹果M系列芯片
芯片 | 晶体管数量 | 算力 | 年代 | 工艺 | 备注 |
---|---|---|---|---|---|
M3 | 250亿 | - | 2023 | ||
M2 | 200亿 | 15T | 2022 | - | 1个苹果单位,对标1W元 |
M1 | 160亿 | 11T | 2020 |
其他
封装工艺发展历史参考兄弟篇:芯片封装工艺历史年代(不断更新)
(YY)晶体管数量的边界影响链路:产品形态-》产品结构-》芯片大小-》生产封装工艺-》晶体管数量-》算力与功耗。目前核心影响似乎是生产工艺(本质是单位空间的晶体管容量)。这受限于摩尔定律。
(YY)chiplet等封装技术的提高可以逐渐破解摩尔定律对芯片性能增速的影响。
(YY)笔记本晶体管数量核心不是做不大,是结构和功耗限制不能做大,是场景综合平衡的结果。所以看到同比增长是%级别。大胆估计下M4可能300亿(但是可能因为端侧大模型等业务拉动,也会像是BF3到BF4, H100到GB300的倍率增加),这一拉动对于笔记本行业的结构、功耗散热等会产生新的挑战,可能也是一次革命。
(YY) DPU的晶体管增长速度,基本在3倍级别,得益于AI业务需求迅猛发展配合GPU拉动,
(YY)GPU的晶体管增长速度,早期大概在1.x倍级别,最新大模型拉动反馈到芯片行业看H100-GB200差不多在2.5倍级别。似乎DPU和DPU增长速度逐渐在同频增长了。
(YY)200亿似乎是到坎,希望业内大佬分析分析。可能是由于PPA中的area限制,也就是芯片大小。服务器领域的GPU和DPU因为空间大以及散热能够cover,所以能够倍率增长。以及似乎后期靠chiplet拉动会明显些。估计DPU后期也会走chiplet的路子。
(YY)另外从GTC2024来看,GPU上新的需求满足方式似乎已经不是单芯片角度作为主攻方向。而是从堆叠、机架、机房角度分布式扩展了。为什么呢?良率?功耗?散热?封装?成本?还是其他?
(YY)从苹果M系列芯片和Macbook的售价来看,大概单芯片差不多都在10k左右,而同规格的BF3高达2500刀和V100大概1000刀。所以似乎BF3的技术红利有点丰厚。暂且以后用200亿,10k作为一个基准判断性价比和火热程度单位,假设叫做三极管的一个苹果M2单位。比如H100,是4个M2,晶体管角度成本4w,实际买30w。可想而知火热度。GB200更别说了,买都买不到。所以GB200是10个苹果单位,H100 4个,A100 2个,V100 1个,P100 0.75个。 BF4 3个,BF3 1个。BF2 0.3个。
参考:
https://baijiahao.baidu.com/s?id=1768001437505721815&wfr=spider&for=pc