![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
大饼酱人
目前小白菜
展开
-
FPGA上运行LINUX
U盘分区:一个FAT32的BOOT,一个LINUXEXT3的rootfs,电脑不显示盘,就格式化一下,注意盘区类型别格式化没了安装VMWARE:用这个打开linux虚拟机,运行要密码,解压也要密码,解压字符(解压前输入)sudo tar --strip-components=3 -C /media/z/rootfs -xzpf linaro-o-ubuntu-desktop-tar-2011121...原创 2018-03-23 18:05:41 · 8136 阅读 · 0 评论 -
FPGA程序编写
PL部分就是Programmable Logic 的缩写,就是可编程逻辑部分。用的软件是VIVADO,语言是VERILOG,还有一种是VHDL语言,都是硬件描述语言,可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能,和C语言不同,很多是并行语句。VERILOG用的较多,VHDL的学习要困难一些。但Verilog因为较自由的语法,也容易造成初学者犯一些错误,这一点要注意。文件路...原创 2018-03-24 10:31:55 · 13528 阅读 · 0 评论 -
PS部分——Hello_World
先创建ARM核/IP核,此处理器在逻辑上当作一个IP添加此板子的IP核,然后点击上方的Run Block Automation,双击中间的ZYNQ图标,就可以对一些功能进行剪裁和配置左面那栏里面,PS-PL那项选择完,就下一个Peripheral那栏只勾选UART1,其它去掉;再去Clock里面把PL项的时钟去掉 ;配置在DDR里面查看将右面可编程文件导入SDK(软件开发工具包),点击Genera...原创 2018-03-26 12:14:50 · 827 阅读 · 0 评论 -
PS与PL协同设计实现GPIO
前面的和上一结差不多,新建工程,新建IP核(ARM_CORE),再放置ZYNQ的处理器,Run Block后就双击图标进行配置和剪裁Peripheral 里面只要UART,MIO里的APP里的Timer去掉,Clock里面PL里面FCLK不能去,用的就是这个100M的时钟还需要加复位控制模块:图标旁边右击-Add IP-搜reset如下图输出的时钟(FCLK-CLK0)就是给AXI(FPGA的逻辑...原创 2018-04-02 12:11:46 · 2077 阅读 · 0 评论 -
固化程序和配置到SD卡和 QSPI FLASH
固化程序就是PS部分产生的二进制代码,配置是PL部分产生的比特流文件 ZYNQ7启动的三个阶段:BOOTROM(处理器固化的引导程序,初始化基本的处理器硬件,PLL,处理器等,判断跳线设置的模式MIO2 - MIO8 ,从指定的位置调入First Stage BootLoader(第一阶段加载文件);识别启动文件头部并调用FSBL到OCM(只有192K ) , 开始执行BOOTLOADER) ...原创 2018-04-04 21:38:12 · 2979 阅读 · 0 评论