feifansong的博客

原创 DDR4技术

DBI技术：一个降低DDR4系统功耗的方法是，尽量加大DDR4输出高的数量。这个就是为什么DDR4中多了“DBI管脚”。举个例子，当8bit lane中有至少有5个DQ都是低时，所有的Bit将会被翻转，并且DBI（Data Bus Inversion）置低，用来指示数据线的反转。通过这个方法，总共9个信号中（8个DQ和1个DBI），总有至少5个是被驱动为高电平。如果原始的数据中有4个或者更多的信号...

转载 示波器探头原理

示波器因为有探头的存在而扩展了示波器的应用范围，使得示波器可以在线测试和分析被测电子电路，如下图：图1 示波器探头的作用探头的选择和使用需要考虑如下两个方面：其一：因为探头有负载效应，探头会直接影响被测信号和被测电路；其二：探头是整个示波器测量系统的一部分，会直接影响仪器的信号保真度和测试结果。一、探头的负载效应当探头探测到被测电路后，探头成为了被测电路的一部分。探头的...

原创 zynq XC7z020-1 CLG400 BANK34,BANK35通道资源

BANK 34 IO_B34_0 R19 IO_B34_LP1 T11 IO_B34_LN1 T10 IO_B34_LP2 T12 IO_B34_LN2 U12 IO_B34_LP3 U13 IO_B34_LN3 V13 IO_...

原创 SN74LVC2T45 4通道双向电平转换器

转载 i2c对24c32进行读写

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用i2c对24c32进行读写Step1 新建工程然后按照下面截图中进行配置（主要配置了DDR、i2c）配置完成后进行综合、生成顶层文件，生成的顶层文件如下图所示[csharp] view plain copy[html] view plain copy//Copyrig...

原创 AMS1117 稳压器可调电压介绍

原创 emmc入门资料

https://linux.codingbelief.com/zh/storage/flash_memory/emmc/emmc_bus_protocol.html；https://blog.csdn.net/wxh0000mm/article/details/79805580；https://blog.csdn.net/xjw1874/article/details/81505967...

转载 计算一个无符号整数中有多少的Bit为1

转载自：http://blog.chinaunix.net/uid-21275705-id-224360.html这是一个经常遇到的经典问题，这里分两个部分讲解和总结，首先对讲解现有的算法，然后再讲解一些改进算法。1．循环法（Iterated Count）int bitcount (unsigned int n)  {int count=0;        whil...

转载 计算一个字节（8位）里面，1的个数

转载自：https://blog.csdn.net/lirn129/article/details/9300311编写一个 C 函数，该函数给出一个字节中被置 1 的位的个数，并请给出该题至少一个不同解法。void oneofchar(){ unsigned char ch = 0x77; unsigned char temp = 1; int i,j=0; for(i = 0;...

转载 xilinx IOBUF的用法

转载自：https://www.cnblogs.com/kevinchase/p/7813664.html在vivado中，连接的管脚的信号一般都会自动添加OBUF或IBUF。但是对于inout类型的接口，不会主动添加IOBUF，因为in/out切换需要控制信号，需要用户自己分配好。在Language Template中能找到IOBUF的标准实例： 1 2 3...

原创 xilinx vivado的Combinatorial Loop Alert问题

[DRC LUTLP-1] Combinatorial Loop Alert: 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The preferred resolution is to modify the design t...

转载 Vivado下的集成逻辑分析仪ILA 入门

1：  建立工程并准备文件打开Vivado， 并新建一个工程，取名dividerIla ，类型(type)，选择RTL Projecct，Default Part 根据你的硬件平台选择。这个一定要选择正确，因为需要下载并运行的。我的平台是AC7010， 选择的是xc7z010clg400-1。接下来是添加下载的源程序文件：Divider_Multiple.v 到Design Sources 下， ...

转载 Vivado中使用逻辑分析仪ILA

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线...

转载 FPGA 的I/O BANK介绍

一般fpga都分为若干个bank例如xilinx的高端fpga，能分为22甚至更多个bank这么做主要是为了提高灵活性因为fpga的io支持2.5V 3.3v等等种类电平输入输出为了获得这些IO电平，就需要在对应bank的供电引脚输入对应的电源电压这样在一些复杂的系统中非常实用，例如cpu + fpga的系统中，cpu的io电压一般是2.5v而很多其他ic都是3.3V，就可以使用fpg...

转载 xilinx fpga硬件调试

fpga硬件调试 (一)----mark_debug最近两个月开始用Vivado做项目，之前一直用ISE开发，个人觉得ISE方便好用，而Vivado编译又慢，还占内存，打开一个工程就需要好半天，可视化界面感觉也没什么用处，不如模块化的代码来的简单，而且还有一些bug。无奈xilinx公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用...

转载 zynq中三种GPIO的介绍和实现方式

zMIO和EMIO方式是使用PS部分的GPIO模块来实现GPIO功能的，支持54个MIO（可输出三态）、64个输入和128个输出（64个输出和64个输出使能）EMIO而IP方式是在PL部分实现 GPIO功能，PS部分通过M_AXI_GP接口来控制该GPIO IP模块；另外EMIO模块虽然使用PS部分GPIO但也使用了PL部分的管脚资源。MIO方式实现GPIOvivado中zynq设置如下图由图中可...

转载 Xilinx SDK 初学之--API函数笔记(timer相关函数)

转载链接：https://blog.csdn.net/tangkunjyy/article/details/622156701、XScuTimer_Config *XScuTimer_LookupConfig(u16 DeviceId)名称 代码 解释函数名 XScuTimer_LookupConfig 查询ID对应的设备配置信息参数1 u16 DeviceId timer对应的设备I...

转载 Xilinx SDK GPIO函数使用意义

转载链接：https://blog.csdn.net/tangkunjyy/article/details/62038253xgpio函数1、int XGpio_Initialize(XGpio * InstancePtr, u16 DeviceId)名称 代码 解释函数名 XGpio_Initialize 初始化GPIO参数1 XGpio * InstancePtr 指向GPIO实例...

转载 基于Zynq的MIO与EMIO的区别和应用

MIO与EMIO的区别与应用1 MIO与EMIO概念MIO：多功能IO接口，属于Zynq的PS部分，在芯片外部有54个引脚。这些引脚可以用在GPIO、SPI、UART、TIMER、Ethernet、USB等功能上，每个引脚都同时具有多种功能，故叫多功能。EMIO：扩展MIO，依然属于Zynq的PS部分，只是连接到了PL上，再从PL的引脚连到芯片外面实现数据输入输出。2 MIO与EMIO的使用例程（...

转载 Windows下ARM Linux应用程序开发环境搭建说明

这是因为工作写的一个文档，主要是我们开发人员都不会Linux不会vi也不会命令行，于是研究了一下Windows系统调试ARM Linux程序的办法，在这共享一下。1. 概述嵌入式Linux系统的应用程序开发，编译器一般是gcc，一般都说是要在Linux虚拟机中进行开发和编译。本文提供了一种能够在Windows系统下编译、调试Linux应用程序的方法，可大大简化Linux软件开发环境的搭建难度，...

转载 xilinx FPGA约束文件

**约束文件实际上就是将你的verilog中定义的端口号与FPGA板子上的IO口建立起联系，也同样是告诉软件该如何分配你所定义的端口号以生成对应的bit文件。**下面是关于约束文件的详细内容1、约束文件的后缀名为.xdc；2、约束文件中的内容大体分为两类： 1：IO口与端口的链接； 2：该IO口的最高电平定义； ![这是一个约束文件中的一部分，可以看出由两部分组成]...

转载 Vivado自定义IP封装流程

一，概述将已有的FPGA功能模块封装成IP，方便在Vivado中使用。为了增加通用性，使用AXI4-Lite总线作为控制总线，使用AXI4-Stream总线作为数据流总线。二，IP封装流程在Vivado工程中，选择菜单栏中的Tools，然后再下拉菜单中选择Creat and Package IP… 。如图1所示。 图1 创建或打包IP然后弹出向导，如图2所示。 图2 IP创建向导点击 next...

转载 AXI 4总线

地址映射：为了保证CPU执行指令时可正确访问存储单元，需将用户程序中的逻辑地址转换为运行时由机器直接寻址的物理地址，这一过程称为地址映射。注意地址映射最小单位为1页，4K大小，所以len值最小为：0x00001000。地址映射分类地址映射也可以成为地址重定位或地址变换，可以分为以下两类：静态重定位当用户程序被装入内存时，一次性实现逻辑地址到物理地址的转换，以后不再转换（一般在装入内存时由软件完成）...