ffdia的博客

在linux系统下，中断号跟BD中zynq7000 processer中配置的生成的中断号不是直接对应的，中间有一个“-32” 的关系，如下For Shared Periperal interrupts, the value in the device tree is the (IRQ - 32) ;例子 interrupts = <0x0 0x32 0x0>; 中间的参数0X...

很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识，然而要很好地进行硬件设计，还必须了解芯片的引脚特性，以确定其是否符合我们的选型要求，这些要求包括GTX引脚数目、select IO引脚数目、select IO引脚的资源配置情况、PS IO的数目...

1、如下图所示，是因为FPGA执行全局复位，需要先烧录FPGA解全局复位。

网址为：http://www.osrc.cn/forum.php?mod=forumdisplay&fid=333

原文地址：http://blog.sina.com.cn/s/blog_c08d37430102wmu3.html将代码烧录到到 flash 步骤1）点击 bitstream setting ，将 bin_file 勾上，点击 OK。   2）点击 generate bitstream ，生成 bit 文件和 bin 文件3）点击 open hardware manag...

转自http://blog.sina.com.cn/s/blog_ed2af4b00102w5wp.htmlVivado的工程目录路径里不要有空格，后续会避免很多麻烦 使用Create Block Design生成的Block Design只是一个功能块，一般FPGA的开发环境（我以前使用Quartus II）都需要一个顶层设计，所以需要使用Create HDL Wrapper来自动为B...