手把手教你设计CPU（蜂鸟书）读书笔记

最新推荐文章于 2024-01-26 21:43:52 发布
最新推荐文章于 2024-01-26 21:43:52 发布
阅读量2k 收藏 17
点赞数 5
分类专栏： 科研 文章标签： riscv cpu
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fishseeker/article/details/106643717
版权

写在最前

这本书讲的是如何用verilog，以riscv为指令集，设计一款CPU。也就是书中说的蜂鸟E200。之前没有看过类似的书，对CPU的工作流程也不熟悉。这本书以verilog为载体，介绍了CPU的基本原理，对于第一次接触CPU内部眼里的菜鸟来说，简直不要太神奇。而且本书开源代码，只要有一块fpga，你也能够自己做出一块CPU来。

第一章~第四章

这是本书的第一部分，主要是一些介绍。诸如RISCV之前的一些架构，以及RV指令集的特性。第三章介绍不同的RV版本，第四章介绍本书的E200的特性。

第五章 E200设计总览

讲了一些很有用的基础知识

  1. 架构指的是指令集架构，微架构是根据架构设计的硬件布局
  2. 处理器或者CPU往往是一个完整的SOC，和处理器核或者core是处理器的运算核心。

E200的设计哲学

  1. 模块化和可重用性
  2. 面积最小化
  3. 结构简单化
  4. 性能不追求极端，够用即可

E200的代码风格

  1. 使用标准DFF模块例化生成寄存器
  2. 使用assign语句代替ifelse和case
    • 不能传播不定态
    • 面积大
  3. 代码即注释
  4. 禁止使用CLOCK和RESET

第六章 流水线

五级流水线：取指，译码，执行，访存，写回

流水线也不是必须的，有的处理器用的是状态机。并且流水线的深度不同的处理器也有不同的设置。

流水线的冲突

  1. 数据冲突

    • WAR，先读后写
    • WAW，先写后写
    • RAW，先写后读

    这是三种数据依赖性，其中WAW,WAR可以通过寄存器重命名的方式去除依赖，而RAW是真数据相关，就是它必须要读已经写了的这个数据。如果发生这种情况，就要等待写完才可以。有一些解决方法， 比如找个东西记录这种相关性。

E200的流水线

在这里插入图片描述

  1. IFU取指
  2. EXU用来译码和执行
  3. LSU用来访存
  4. WB用来写回

第七章 取指

概述

  1. 对于非分支跳转指令，就连续不断地进行取指即可，就算是不是对齐的32位指令，最好也能够每个周期都能够读一条指令
  2. 对于分支跳转指令，能够快速判断是否需要跳转。如果需要跳转，就从新的PC取出指令。
  3. 从ITCM或者ICACHE中取指令，E200用的是ITCM，很快。
  4. 非对齐的指令，对于顺序执行的，只需要缓存下来，等下次取指拼接到一起就可以了，不耽误时间。但是对于跳转的那种，就用多bank，并行一次取俩，也可以在一个周期内完成。

分支

  1. 无条件直接跳转，比如jal x5,offset。这种，立即数就能跳
  2. 无条件简洁跳转，不是立即数了，需要从寄存器读跳转的地址
  3. 带条件直接跳
  4. 带条件间接跳，这个RV里没有

为了提升性能，就要进行分支预测。首先要预测方向，也就是到底跳不跳，还有就是预测地址。

预测方向就有各种方法，比如静态预测和动态预测。

预测地址是除了直接跳转，间接跳转是需要读寄存器的，很耗费时间。就用比如保存之前的分支语句，如果匹配，就直接跳到那个地址之类的方法。

RV对于取指的简化

  1. 规整的编码指令格式
  2. 指令长度指示码放于低位
  3. 简单的分支跳转指令
  4. 没有分支延迟槽指令。分支延迟槽是在分支后面放一些不受分支影响的指令，默认现在的分支预测精度已经很高，为了减少硬件成本。
  5. 提供明确的静态分支预测依据
  6. 提供明确的RAS依据，这个是预测跳转地址的一个方法

IFU的实现

在这里插入图片描述

  1. 首先从ITCM取指，然后放到IR和PC里，IR是指令寄存器。同时用minidecode进行初步地译码来判断当前指令是普通指令还是分支跳转，然后生成用BPU来做分支预测，生成下一个PC
  2. 如果取指令的地址不在ITCM里，就会通过BIU访问外部存储。

第八章 执行

在这里插入图片描述

  1. 根据IR中的指令，译码和派遣
  2. 读寄存器，RD-Regfile
  3. 维护数据的相关性，OITF
  4. 给各种运算单元执行，ALU，长指令，LSU,EAI等
  5. 交付指令
  6. 写回寄存器，WB-Regfile
  • 系统中有一些特殊的寄存器，叫CSR寄存器，为了存储系统的一些状态。
  • 实际的派遣是ALU进行的

流水线冲突，长指令和OITF

  1. 资源冲突：就是运算单元的冲突，就等待
  2. 数据冲突：正在派遣的指令和尚未执行完成的长指令存在RAW和WAW依赖。

为了检测出这种数据依赖，E200实现了一个OITF模块。其中存储的是已经派遣但是还未写回的长指令信息。然后每次在进行指令派遣的时候，就把本指令的操作数和长指令的向比较，如果有相同的，就说明有相关性，就等待。

ALU+浮点单元

做各种计算

第九章 交付

我理解的交付就是这条指令能够执行，而不是执行完成。

首先ALU会计算是否需要跳转，计算出来之后就发给交付模块。如果交付模块发现结果和预测结果一样，就不会冲刷流水线，否则就冲刷流水线。

第十章 写回

两个仲裁

  1. 最终写回仲裁：长指令比单指令有更高优先级。如果没有长指令写回，单指令可以比更早位置的长指令写回。
  2. 长指令写回仲裁：根据OITF判断长指令的先后关系，严格控制长指令的写回顺序

第十一章 存储器架构

在这里插入图片描述

AGU address generation unit

是ALU的一部分，用于产生访存地址。

LSU ITCM DTCM

A字扩展指令

这里是用于多核操作的原子指令，包括互斥操作等的实现。

第十二章 BIU Bus Interface Unit

E200提出了自己的总线协议ICB

实现了一从多主和多主一从以及多主多从的总线连接方式。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-spFHBnCB-1591688314612)(C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20200609151117973.png)]

第十三章 中断和异常

广义上的异常包含了狭义的中断和异常。异常主要包括

  1. 同步异常：由于执行程序指令或者试图执行程序指令而造成的异常。这个原因能够被精确定位到某一个指令，而且无论运行多少次，都能够被精确地复现
  2. 异步异常：最常见的异步异常就是外部中断，称之为精确异步异常。还有非精确异步异常。

异常处理机制

  1. 停止执行当前指令，转而从CSR寄存器mtvec定义的PC地址开始执行
  2. 更新其他几个寄存器：异常原因，异常PC，异常值，状态
  3. 退出异常
    • 从mepc定义的pc开始执行
    • 更新CSR寄存器mstatus

RV架构中断定义

  1. 外部中断：来自处理器核外部的中断，还有一个中断控制器PLIC，用来仲裁外部中断
  2. 计时器中断：mtime,mtimecmp
  3. 软件中断：软件自己往msip寄存器里写1触发中断
  4. 调试中断

一般外部中断优先级最高，软件中断次之，计时器中断再次。

在这里插入图片描述

其他章

第十四章是讲如何调试，十五章讲低功耗的各方面优化，十六章讲RV能够进行协处理器扩展。第三部分主要讲如何在实际平台上实现E200。附录讲了RV的指令集等其他RV基础知识。在此不多赘述。

FishSeeker
关注
  • 5
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
教你如何打造自己的CPU（pdf文件&源码）
08-18
这个包内有如下的SELFBUILD教程： CPU本体 内存 IO VGA控制 以太网控制 电源控制 终端控制 IDE总线控制
[RISC-V学习]《手把手教你设计CPU——RISC-V处理器》笔记（一）2021/11/10
qq_41876038的博客
11-11 4046
我要开始研究RISC-V了，从0开始学起。如果你想快速读这本书，快速汲取其中的精华，就看我的读书笔记叭！ 第一部分 CPU与RISC-V综述 该部分将介绍CPU的一些基础背景知识、RISC-V架构的诞生和特点。 第1章 一文读懂CPU之三生三世 主要介绍CPU的基础知识、指令集架构的历史、国产CPU的发展现状及原因、CPU的应用领域、各领域的主流架构、RISC-V的诞生背景等。 1.1 CPU概述 区分“处理器”和“处理器核”，“CPU”和“Core” “处理器核”/“Core”：处理器内部最
如何设计一款自己的CPU
最新发布
能力工场小马哥
01-26 1091
设计一颗自己的CPU需要哪些步骤
手把手教你设计CPU-RISC-V处理器篇
09-23
解压密码为网名前四位小写，解压后加zip后缀再次解压 资源来自网络，侵删 第 一部分 CPU与RISC-V综述 第 1章 一文读懂CPU之三生三世 2 1.1　眼看他起高楼，眼看他宴宾客，眼看他楼塌了——CPU众生相 3 1.3　人生已是如此艰难，你又何必拆穿——CPU从业者的无奈 17 1.4　无敌是多么寂寞——ARM统治着的世界 18 1.4.1 独乐乐与众乐乐——ARM公司的盈利模式 18 1.4.2 小个子有大力量——无处不在的Cortex-M系列 21 1.4.3 移动王者——Cortex-A系列在手持设备领域的巨大成功 23 1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25 1.5　东边日出西边雨，道是无晴却有晴——RISC-V登场 25 1.6　原来你是这样的“薯片”——ARM的免费计划 28 1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25 1.5　东边日出西边雨，道是无晴却有晴——RISC-V登场 25 1.6　原来你是这样的“薯片”——ARM的免费计划 28 1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25 1.5　
HR必备：手把手教你设计薪酬体系.xlsx
09-04
HR必备：手把手教你设计薪酬体系 1、职务等级确定 "职务等级是更具每个职务的基本目的、承担职责、所需条件等内容，参考职位价值评估系统确定每个职务在企业内部组织结构中的相对位置，职务等级是公司进行薪酬设计的基础和主要依据。 具体的职务职级决定由职系决定，对于相同职务，业务职系高于职能职系，同时职能职系中办公室与党办的部门管理层及高级经理职级低于其他职能部门，然后在职级范围内考虑个体资历等因素后进行决定。" 层级 职务 职级 高管层 公司副总经理及以上 18~22 公司总经理助理 17~18 部门管理层 部门正职 14~16 部门副职 13~15 部门助理 11~13 高级经理（正部） 14~16 高级经理（副部） 13~15 高级经理（助理级） 11~13 主管级 业务主管 10~11 业务经理 8~10
手把手教你读财报读书笔记
09-15
手把手教你读财报读书笔记，让你从会计小白到财报达人
教ni设计CPU—RISC-V处理器篇.zip
08-08
risc-v指令集
蜂鸟E200 RISC-V CPU：（一）取指
qq_43365647的博客
12-18 4359
【取指过程】 【概述】 画圈的是有关取值的两个重要模块 IFU：Instruction Fetch Unit 取指单元 ITCM：紧耦合存储器，指配置一段较小容量（几十KB）的存储器（通常是静态存储器），用来存储指令，在物理上离处理器核很近而专属于处理器核。优点是实现非常简单，容易理解，且能保证实时性。 【IFU】 源代码的Hierarchy如下： 示意图： E200处理器采用两级流水线，取...
linux内核中从核初始化过程
choumin的专栏
07-12 587
linux 内核的入口函数是每个体系结构自己定义的，假设当前架构的内核入口函数是：kernel_entry()，则下面梳理了从核的初始化过程（内核版本：4.19）： 在从核线程中： smpboot_thread_fn() 会循环（while(1)）调用 cpuhp_thread_fun()，后者在每次被调用时都会更新当前 cpu 的 state （在 cpuhp_cpu_state 结构体中），当 state 大于 target 后，结束循环。其中 target 的值由主核设置为：CPUHP_ONLINE。
【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11
qq_41876038的博客
11-11 2387
本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。 第二部分 手把手教你使用Verilog 设计CPU 第五章 蜂鸟E200设计总览和顶层介绍 第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。 本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。 5.1 处理器硬件设计概述 1.架构和
使用Verilog搭建一个单周期CPU
qq_45551930的博客
12-04 2484
使用Verilog搭建一个单周期CPU 搭建篇 总体结构 其实跟使用logisim搭建CPU基本一致，甚至更简单，因为完全可以照着logisim的电路图来写，各个模块和模块间的连接在logisim中非常清楚。唯一改变了的只有GRF和DM要多一个input PC端口，用来display的时候输出PC值；IFU同理多了一个output PC，用来把PC的值传给GRF和DM。其他的模块我都是直接对着logisim原封不动地用Verilog重新实现了一遍。目前支持指令集{addu、subu、ori、lw、sw、be
《老HR手把手教你搞定HR管理》读书笔记ppt模板.rar
09-09
招聘工作：就是把“合适的人”招募进来，匹配至合适的岗位，《老HR手把手教你搞定HR管理》读书笔记ppt模板。
RISCV中文架构手册
12-20
RISCV学习架构手册，中文版本，可以更好的学习架构指令知识
手把手教你设计大数据流水线.docx
12-17
手把手教你设计大数据流水线.docx
单精度浮点数的取值，表示以及相关
热门推荐
每天get√新知识
06-12 1万+
单精度的取值和精度范围，表示的规则，补码的实际含义，单精度浮点数阶码使用移码的意义以及f32和f16转换规则
Exams/ece241 2013 q4答案解析
每天get√新知识
08-09 3533
HDLBits上面的水库问题
Streamline安装与入门使用
每天get√新知识
11-26 3478
Arm架构下的profile工具streamline的安装和使用
在tx2上安装opencv和cuDNN
每天get√新知识
07-21 3417
cuDNN 从 https://developer.nvidia.com/rdp/cudnn-archive 这个网址下载指定的cudnn版本，这里注意如果直接google然后下载的话只是最新版本，需要点击下面的Archived cuDNN Releases才能够找到以前版本的下载，然后选择cuDNN v×.× Library for Linux 下载下来一个压缩文件。将其解压到某个目录下执行...
手把手教你设计cpu——risc-v处理器
06-28
### 回答1： 很高兴听到您对RISC-V处理器的设计感兴趣。以下是一些基本步骤，可以帮助您开始设计自己的RISC-V处理器： 1. 确定处理器的需求和规格：在设计处理器之前，您需要确定处理器的需求和规格。这包括处理器的性能、功耗、指令集等方面。 2. 学习RISC-V指令集架构：RISC-V是一种开放的指令集架构，您需要学习它的指令集和编码方式。您可以在RISC-V官方网站上找到相关的文档和教程。 3. 设计处理器的微架构：微架构是处理器的实现细节，包括指令流水线、寄存器文件、ALU等。您需要设计一个合适的微架构来实现RISC-V指令集。 4. 编写Verilog代码：Verilog是一种硬件描述语言，您需要使用Verilog编写处理器的代码。您可以使用Verilog模拟器来验证您的代码是否正确。 5. 进行综合和布局布线：综合是将Verilog代码转换为门级电路的过程，布局布线是将门级电路布置在芯片上的过程。您可以使用EDA工具来完成这些步骤。 6. 进行仿真和验证：最后，您需要对处理器进行仿真和验证，以确保它能够正确地执行RISC-V指令集。 希望这些步骤可以帮助您开始设计自己的RISC-V处理器。祝您好运！ ### 回答2： 随着计算机技术的不断发展，处理器作为计算机的中央处理单元，一直处于不断更新和迭代的状态。在这个过程中，越来越多的人开始将目光投向自己动手设计处理器的领域，以提高对计算机结构的理解和掌握能力。而RISC-V处理器则成为了越来越受欢迎的处理器设计体系结构之一。下面，我们就来手把手教你设计RISC-V处理器。 首先，需要了解RISC-V处理器的体系结构和指令集，掌握其特点，以便更好地进行设计。RISC-V架构采用精简指令集（Reduced Instruction Set Computing，RISC）的思想，指令集清晰简单，易于扩展和实现，同时提供了不同的指令长度和地址宽度，满足多种应用场景的需求。 其次，需要明确设计RISC-V处理器的目的和需求。例如，设计一款高性能处理器，需要考虑运算速度、处理带宽、低功耗等方面的需求，而设计一款嵌入式处理器，则需要考虑尺寸、功耗、集成度等方面的需求。在确定需求后，可以选择适合的设计方法和实现方式。 接着，需要进行设计和仿真。采用硬件描述语言（如Verilog或VHDL）进行设计，利用仿真软件进行仿真调试，逐步完善处理器的各项功能。需要注意的是，设计时需要清晰明确每一阶段的功能和相应的接口，保证设计的可扩展性。 最后，进行硬件实现和验证。将设计好的RTL电路转换为FPGA或ASIC中的物理实现，进行性能测试和功能验证，发布仿真测试结果和设计文档，确保设计能够满足预期的性能和功能要求，并能够进一步优化和升级。 在以上步骤中，需要掌握的知识包括计算机体系结构、数字电路设计、硬件描述语言的使用等。需要长期的学习和实践，才能够熟练掌握处理器设计的各个环节，并能够设计出具备高性能、低功耗、灵活可扩展等特点的处理器。 ### 回答3： RISC-V是一个由加州大学伯克利分校推出的开源指令集架构，它的设计理念是简化指令集，更加注重可扩展性、可定制性和易于实现。设计RISC-V处理器需要了解计算机体系结构以及数字电路原理，下面将手把手教你设计CPU。 第一步，需要确定处理器的架构。RISC-V处理器一般采用五级流水线结构，包括取指、译码、执行、访存和写回。在这个流水线结构中，每个阶段都有对应的功能，可以保证指令的按序执行。 第二步，需要确定指令集架构。RISC-V有基础指令集和标准扩展指令集，需要根据使用需求选择相应的扩展指令集并实现相应的操作。 第三步，需要进行处理器的逻辑设计。包括指令寄存器（IR）、程序计数器（PC）、指令存储器（IM）、寄存器堆、ALU（算数逻辑单元）、数据存储器（DM）等，这些模块通过总线相互连接构成处理器的基本结构。 第四步，需要进行数字电路的设计。处理器逻辑的实现需要用到器件和电路，需要根据设计的结构和功能实现相应的数字电路。 第五步，进行验证和调试。在设计完成后，需要进行仿真验证和调试工作，以保证设计的正确性和稳定性。 总的来说，设计RISC-V处理器需要掌握计算机体系结构、数字电路原理和基础编程知识，需要进行详细、全面的规划和设计。设计过程中需要不断地验证和调整，确保设计的正确性和稳定性，最终完成一个高质量且符合需求的处理器设计。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值