【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据

最新推荐文章于 2024-03-27 00:15:00 发布
最新推荐文章于 2024-03-27 00:15:00 发布
阅读量1.1k 收藏 4
点赞数

【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据

原创 2016年01月14日 11:35:02

  • 10384

理论部分

VDMA可以把AXI4-Stream 类型的视频流通过S2MM，写入到DDR3中，反之也可以通过MM2S读入到VDMA接口的外设中。通过内嵌FPGA逻辑分析仪进行观察数据。

本文所使用的开发板是Miz702(兼容zedboard) 
PC 开发环境版本：Vivado Design Suite 2015.2

硬件系统工程

新建一个zedboard工程

建好工程后，再新建一个Block Design

点击ADD IP，添加ZYNQ PS

这里写图片描述

点击Run Block Automation,在弹出的对话框点击OK

这里写图片描述

双击ZYNQ图标，去掉不用的外设

这里写图片描述

使能一个HP接口，PL和PS通过VDMA传输数据做准备

这里写图片描述

设置好后，点击OK

添加VDMA IP Core

这里写图片描述

点击Run Connection Automation

在弹出的对话框的左上角选择All…,点击OK

再次点击Run Connection Automation

在弹出的对话框的左上角选择All…,点击OK,然后重新生成布局

添加TPG IP Core

这里写图片描述

双击刚刚生成的TPG图标，作如下设置

这里写图片描述

按照如图所示连接

这里写图片描述

按照如图所示连接时钟线

这里写图片描述

同上把VDMA的m_axis_mm2s_aclk以及s_axis_s2mm_aclk和上述时钟线连在一起

把TPG的aresrtn按照如图所示连接

这里写图片描述

重新生成布局后，如图所示（右击可以查看高清大图）

这里写图片描述

添加ILA IP Core（方法很多，这里未必是最好的）

这里写图片描述

把ila_0的SLOT_0_AXI和VDMA的M_AXI_MM2SS连接在一起

这里写图片描述

把ila_0的clk和VDMA的aclk连在一起

在添加一个ILA IP Core

把ila_1的SLOT_0_AXI和VDMA的M_AXI_S2MM连接在一起

把ila_1的clk和VDMA的aclk连在一起

完整的硬件结构框图如下（右击可查看高清大图）

这里写图片描述

右击Bolock design,选择Create HDL Wrapper

再次右击Bolock design,选择Generate output Prouducts

完成点击Run Synthesisi

完成后，点击Generate bitstream（耐心等待下吧,可以去吃个饭，睡会觉或者浏览下论坛的帖子，发几个评论……）

然后再选择，Tools -> set Up Debug

最后，File->Export->Export Hardware —-File ->Launch SDK

软件工程

SDK启动后，新建一个Hello World工程

把helloworld.c里的代码修改如下：

 

  1. #include <stdio.h>

  2. #include "platform.h"

  3. #include "xil_io.h"

  4.  

  5. int main()

  6. {

  7. init_platform();

  8.  

  9. xil_printf("----------The test is start......----------\n\r");

  10.  

  11. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x30, 0x4); //reset S2MM VDMA Control Register

  12. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x30, 0x8); //genlock

  13. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xAC, 0x08000000);//S2MM Start Addresses

  14. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xAC+4, 0x0A000000);

  15. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xAC+8, 0x09000000);

  16. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA4, 1920*3);//S2MM Horizontal Size

  17. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA8, 0x01002000);//S2MM Frame Delay and Stride

  18. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x30, 0x3);//S2MM VDMA Control Register

  19. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0xA0, 1080);//S2MM Vertical Size start an S2MM transfer

  20.  

  21. //AXI VDMA1

  22. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x0, 0x4); //reset MM2S VDMA Control Register

  23. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x0, 0x8); //gen-lock

  24.  

  25. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x5C, 0x08000000); //MM2S Start Addresses

  26. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x5C+4, 0x0A000000);

  27. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x5C+8, 0x09000000);

  28. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x54, 1920*3);//MM2S HSIZE Register

  29. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x58, 0x01002000);//S2MM FRMDELAY_STRIDE Register 1920*3=5760 对齐之后为8192=0x2000

  30. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x0, 0x03);//MM2S VDMA Control Register

  31. Xil_Out32(XPAR_AXI_VDMA_0_BASEADDR + 0x50, 1080);//MM2S_VSIZE 启动传输

  32.  

  33. cleanup_platform();

  34. return 0;

  35. }

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35

按照如下配置配置软件Debug

这里写图片描述 
这里写图片描述
这里写图片描述

设置好之后，开发板上电，点击Debug

打开vivado->open hardware->program device

成功后，vivado会自动打开硬件调试界面，如图所示

这里写图片描述

添加触发信号

在hw_ila_1里添加axi_vdma_0_M_AXI_MM2S_ARVALID信号，如图所示：

这里写图片描述

同上在hw_ila_2里添加axi_vdma_0_M_AXI_S2MM_AWVALID信号

把waveform里不相关的信号去掉

可以单步调试运行或者直接运行

VDMA启动两个通道启动后，wavefom里的波形如下所示：

S2MM

这里写图片描述

MM2S

这里写图片描述

这里大家可能会注意到有个问题，就是MM2S只传输了一次就停止了，这是问什么呢？大家可以思考下！

总结，在本篇文章我们实现了用VDMA的洗数据，把stream类型的数据转为Memory Map类型的存到内存中，然后用VDMA的读数据把MM的数据转为Stream型。最后还留了个小问题（PS：其实有一步我忘了做了），大家可以思考下！

转载：http://blog.csdn.net/rzjmpb/article/details/50516181

染不尽的流年
关注
【ZYNQ】VDMA 的介绍
洋洋Young的博客
06-26 1070
VDMA, Video Direct Memory Access 是 Xilinx 官方提供的高速内存存取 IP，采用AXI4-Stream 与 AXI4 协议实现存储映射接口（Memory Map）与非存储映射接口（Non-Memory Map）接口的转换，主要用于视频数据缓存，同时提供帧缓存与帧同步控制功能。本文主要介绍 AXI VDMA 的基本结构与原理，并简要介绍 VDMA 的配置与使用方法。
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
4. **互连结构**：手册会介绍如何通过AXI总线接口在PS和PL之间高效传输数据，包括AXI4、AXI4-Lite和AXI4-Stream协议。 5. **设计流程**：包括硬件描述语言（HDL）编程、使用Xilinx Vivado工具进行综合、实现、约束...
http://blog.csdn.net/shangguanyunlan
ye_ge的博客
04-20 1628
Interrupt中断  概述：  1. Zynq的中断类型有：  软件中断（Software Generated Interrupt, SGI，中断号0-15）（16–26 reserved）  私有外设中断（Private Peripheral Interrupt, PPI，中断号27-31）,  共享外设中断（Shared Peripheral Interrupt, SPI，中
对Xil_Out32未定义的引用
greedyhao的博客
09-29 6355
第一次在HLS中遇见一个官方库函数未定义问题，这就把解决方法记录下来。 在创建好工程，写完工程代码后，发现报错如下 ./src/led_controller_test_tut_4A.o：在函数‘main’中： /home/greedyhao/Projects/LearningAndWorking/led_controller/led_controller.sdk/LED_Controlle...
在ZYNQ-Linux下操作GPIO和VDMA
Cesaroy的博客
03-29 1622
本文将介绍一种简单的在ZYNQ-Linux下操作硬件方法，对于一些简单应用，可以直接操作系统的硬件资源，读写寄存器，不需要改写设备树和编写驱动程序。本文将以操作GPIO和操作VDMA两个例子做说明。
zynq XADC读写寄存器配置
Lynrxl的博客
10-13 2519
本博客，仅记录比较有用的关于zynq XADC调试的网址 PS侧读取xadc中的温度电压值，需按照以下步骤进行配置： Temp： 配置寄存器 Xil_Out32(C_BASEADDR + 0x300 , 0x9100); //40 Xil_Out32(C_BASEADDR + 0x304 , 0x3F0F);//41 Xil_Out32(C_BASEADDR + 0x308 , 0x0400);//42 Xil_Out32(C_BASEADDR + 0x320 , 0x100); //4.
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集.zip
03-21
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集 Application Note Data Sheet Product Guide User Guide Zynq-7000 SoC产品选型手册 c_ug1144-petalinux-tools-reference-guide.pdf ug1037-vivado-axi-...
Xilinx Zynq-7000系列原理图PCB封装库（AD库）
12-23
使用这个库文件，设计者可以方便地在Altium Designer中导入Zynq-7000系列的元器件，快速建立原理图，并自动生成PCB布局。在设计过程中，设计师需要注意以下几点： 1. **引脚分配**：确保正确地连接了Zynq-7000的...
ug585-Zynq-7000-TRM_SOC_zynq_
10-01
在Zynq-7000中，PS和PL通过AXI总线标准进行通信，提供了高带宽、低延迟的数据交换。AXI接口还支持多种总线宽度和多种传输类型，以适应不同性能需求的应用。 6. **外设接口** Zynq-7000 SoC提供了丰富的外设接口，...
ug585-Zynq-7000-TRM
06-09
1. **硬件架构**：详细介绍了Zynq-7000 SoC的体系结构，包括处理器系统（PS）、可编程逻辑（PL）以及两者之间的接口，如AXI总线协议。 2. **软件开发环境**：涵盖如何设置开发环境，如安装Xilinx SDK（Software ...
ZYNQ图像处理(1)——vdma_hdmi显示环境搭建
qq_40995480的博客
08-17 8404
ZYNQ图像处理
Petalinux 通过PL接收图片数据，ADMA或VDMA写入PS USB3.0U盘
sinat_39724439的博客
11-19 2282
工具版本： Ubuntu18.04.2 Unified2020.01 Petalinux2020.01 Qt5.13.2 安装过程详见以前的博客。 1、工程如下图 2、PS设置 对于此工程，仅仅需要配置SD卡，DP接口、USB接口和UART1接口。 3、ADMA设置（同VDMA），需要注意的是with of buffer length register 这个参数的设置，这个参数的大小直接影响一次dma的数据长度 4、配置数据产生模块switch_dat_gen，一张图片行长4096，列数4096,行间
Petalinux201902-zynqMP write and read VDMA
sinat_39724439的博客
11-11 1502
1,create vivado project like 2,export xsa 3,create petalinux project 4,add qt x11 mali to rootfs. then petalinux-build. 5,vmda needs to reserve ddr space,ultra96 v1 has 2GB space,let addr 0x50000000 size 0x10000000 256MB space to user as dma space.so in
petalinux驱动实践26：LCD 驱动
07-24 828
petalinux驱动实践26：LCD 驱动
4.PS配置VDMA改PL配置VDMA
q1594的博客
03-24 207
在没有arm核的情况下，PL端IP核需要自己编写axi_lite协议来配置IP核，在项目中，arm核的作用是提供DDR3控制接口以及用axi_lite来配置VDMA IP核，这里我们将配置IP核的部分放到PL端来实现。实现了一个axi_master_lite IP核接口，以后其他的axi_slave_lite 都可以使用此IP核进行控制。
Xilinx TPG IP使用
黑客三遍猪
09-14 2656
参考 配置 tpg配置， frmbuf_wr配置， 在zynqmp上输入， # media-ctl -d /dev/media0 -p Media controller API version 4.19.0 Media device information ------------------------ driver xilinx-video model Xilinx Video Composite Device serial bus inf
ZYNQ第六章-PS与PL数据交互第一篇
最新发布
m0_56222647的博客
03-27 3996
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
ZYNQ图像处理|静态图像通路|VDMA寄存器、DDR内存操作
Lxh_SoCer@163.com
05-21 5027
微信公众号：佛系入门ZYNQ图像处理 “关于”Lena美女图像 在图像处理、计算机视觉领域，Lena数字图像被大多数的键盘侠广泛使用，Lena可以说是一张司空见惯的标准图。 国外某期刊的主编，曾经说明过以下原因：1.Lena图像混合了各种细节、纹理特征、平滑区域和阴影部分，能够很好的测试图像处理的各种算法；2.Lena是个迷人的美女，做图像处理的研究者或工程师，大部分都是男的，不奇怪他们被Le...
Zynq-7000开发环境配置指南：Ubuntu系统与Samba搭建
"Xilinx Zynq-7000开发环境搭建教程" Xilinx的Zynq-7000系列是高度集成的...以上步骤构成了一个完整的Zynq-7000开发流程，而网络配置和Samba服务的设置是开发环境准备的关键一环，确保了主机与开发板之间的高效协作。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值