![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Memory
文章平均质量分 85
染不尽的流年
一起技术交流,行业资讯
硬件toATE
争做行业小巨人
展开
-
Test-Preparation Phase 测试准备阶段介绍
测试准备阶段是确保测试过程顺利进行的基础阶段,对于DRAM(动态随机存取存储器)等复杂产品的测试尤为重要。测试准备阶段是一个综合性的过程,包括故障建模、测试数据生成、故障模拟以及DFT&DFM等多个方面。这些步骤相互关联、相互影响,共同为后续的测试工作提供坚实的基础。通过精心设计的测试准备阶段,可以确保测试过程的顺利进行,从而验证产品的性能和可靠性。原创 2024-05-28 15:55:00 · 311 阅读 · 0 评论 -
DDR5芯片系统框图详解
DDR5 SDRAM和LPDDR5都采用了高级的命令集来支持更高效的内存管理和操作,多功能命令(MPC)是一个重要的新特性,它用于发出与接口初始化、训练和周期性校准相关的命令。DFE通常出现在高速串行通信接口中,虽然在DDR5标准文档中并未直接提及DFE作为内部组件,但考虑到现代高速接口设计趋势,DFE可能应用于DDR5的某些高级接口电路中,用于补偿信号在高速传输过程中的失真,提高信号质量,确保数据的正确接收。VrefCA是用于命令和地址信号的参考电压,它同样是为了在高速传输中确保信号的正确识别和解读。原创 2024-05-28 15:51:56 · 959 阅读 · 0 评论 -
BMS介绍
BMS,即Battery Management System,中文名为电池管理系统,主要用于智能化管理及维护各个电池单元,监控电池的状态,以防止电池出现过充电和过放电,从而延长电池的使用寿命。BMS通常表现为一块电路板(BMS保护板)或一个硬件盒子,通过与电芯组成的pack连接,实现对系统状态的实时监控,以达到管理电池组的目的。BMS通过采样线、镍片等与电芯连接,采集电池的各种信息,如电压、电流、温度等,并根据这些信息对电池进行充放电控制、能量均衡、状态显示、故障报警等操作。原创 2024-05-21 18:07:18 · 297 阅读 · 0 评论 -
Boolean test介绍
但是请注意,当我们在 if 语句中使用 Boolean 对象时,它会自动进行拆箱操作(unboxing),将其转换为基本的 boolean 值进行比较。此外,你还可以使用 Boolean 类的实例来进行类似的测试,但通常这不是必要的,因为基本的 boolean 类型已经足够用于大多数情况。布尔值(Boolean values)在编程中具有广泛的应用,它们的主要用途是表示逻辑上的真(true)或假(false),以及进行条件判断和逻辑运算。在这个例子中,我们使用了 Boolean 类的实例。原创 2024-05-10 10:15:19 · 438 阅读 · 0 评论 -
DDR4 SDRAM 和DDR5 SDRAM的区别
DDR5 SDRAM在性能、容量、功耗管理、以及可靠性方面均有所提升,但伴随着这些改进而来的是与前一代DDR4的不兼容和初期较高的成本。用户在选择时应考虑自身的性能需求、预算以及现有平台的升级潜力。随着技术的发展,DDR5预计将逐渐成为高性能计算和高端市场的主流选择。原创 2024-05-09 10:37:44 · 297 阅读 · 0 评论 -
DDR5和LPDDR4/5 命令解析
DDR5和LPDDR4/5 命令解析原创 2024-05-08 18:24:14 · 1716 阅读 · 0 评论 -
DDR4 SDRAM 和LPDDR4的区别
DDR4 SDRAM(Double Data Rate Fourth Generation Synchronous Dynamic Random-Access Memory)和LPDDR4(Low Power Double Data Rate Fourth Generation)都是内存技术的标准,但它们设计用于不同的平台,并在性能、功耗和物理尺寸方面有所差异:原创 2024-05-08 15:19:30 · 374 阅读 · 0 评论 -
DDR4 新功能介绍
DDR4(第四代双倍数据率同步动态随机存取内存)相较于其前代DDR3,引入了一些新的功能和改进,这些新功能有助于提高内存的性能、降低功耗以及增强系统的可靠性,包括VPP、DBI(Data Bus Inversion,数据总线翻转)和DMI(与LPDDR4相关)。需要注意的是,不是所有的DDR4内存模块都会支持上述所有新功能。具体的功能支持取决于内存模块的设计、制造商以及系统的配置。原创 2024-05-07 23:04:07 · 1044 阅读 · 0 评论 -
HBM介绍
尽管HBM最初主要应用于图形处理单元(GPU)和特定的高性能计算领域,但随着技术的成熟和成本的逐渐优化,HBM及其后续版本(如HBM2、HBM2E、HBM3)的应用范围正在扩大,包括人工智能、数据中心加速器、网络设备等多个领域。:结合了高带宽和小尺寸的特点,HBM技术实现了非常高的性能密度,即单位体积或单位功耗下的性能输出,这对于追求极致性能而同时又受限于空间和能效比的应用场景是极为重要的。HBM通过其高带宽特性,能够有效缓解这一问题,使处理器能够更高效地访问数据,提升整体系统的运算效率。原创 2024-05-06 15:58:53 · 1155 阅读 · 0 评论 -
HBM技术发展及HBM3E介绍
HBM3E技术是高带宽内存(High Bandwidth Memory)标准的最新扩展版本,相较于前代HBM3,它在多个关键性能指标上实现了显著提升,主要面向需要极高数据传输速率和大容量内存的应用场景,比如高性能计算、人工智能(AI)和高端图形处理等。传输速度提升:HBM3E的传输速度高达8Gbps,相比标准HBM3的5.2Gbps或6.4Gbps(不同来源数据有差异),提高了约50%,这意味着数据传输速率更快,能够更高效地处理大量数据。内存容量翻倍。原创 2024-05-06 11:57:02 · 862 阅读 · 0 评论 -
【专篇】DDR4 SDRAM-01总体介绍
DDR4 SDRAM的管脚定义相比DDR3更为复杂,它包含了一系列控制、地址、数据和电源相关的信号。全局信号: 差分时钟信号,DDR4采用差分时钟CK_t和CK_c,用于数据传输和命令/地址的同步。: 时钟使能信号,高电平有效,控制时钟信号的使用。: 片选信号,低电平有效,用于选择特定的DDR4内存芯片。: 行地址选通、列地址选通和写使能信号,共同控制内存操作模式。地址信号A0~A17: 地址线,用于传递行地址和列地址,具体分配依据操作指令而定。: 银行地址信号,用于选择内存中的Bank。原创 2024-04-30 18:12:19 · 654 阅读 · 0 评论 -
【专篇】DDR3 SDRAM-01总体介绍
DDR3 SDRAM的管脚(或引脚)定义涵盖了其与其他系统组件交互的多种方式。电源引脚VDD:主电源引脚,为内存芯片提供主要的工作电压。VDDQ:终端输入输出电源引脚,通常用于提供与VDD不同的电压,以满足特定的电路需求。地址总线(Address Bus)A0~A16(或其他类似的标记):这些引脚用于传输内存数据的地址信息。DDR3内存的地址总线宽度通常为17位,但可能根据具体规格有所不同。银行选择(Bank Select)原创 2024-04-30 16:27:28 · 623 阅读 · 0 评论 -
LPDDR5和LPDDR5X区别
综上所述,LPDDR5X相比LPDDR5,在数据传输速度和能效方面都有所提升,是针对新一代移动和便携设备优化的内存解决方案。尽管这些差异在日常轻量级应用中可能不易察觉,但对于需要高性能和长续航的应用场景,LPDDR5X能提供更显著的优势。原创 2024-04-29 18:48:55 · 2786 阅读 · 0 评论 -
【专篇】DDR2 SDRAM-01总体介绍
DDR2 SDRAM芯片的管脚配置比较复杂,旨在支持其高速的数据传输速率和高效的内存访问机制。原创 2024-04-29 14:24:03 · 1024 阅读 · 0 评论 -
SDR SDRAM和DDR SDRAM的区别
而在DDR中,data eye是由紧邻的两个反相时钟沿围成,每个data eye可用的时钟沿个数减半(即只有一个),这个时钟沿只能用于驱动或采样数据,而无法把两件任务都完成。在SDR中,data eye是由两个同向时钟沿围成的(在图中即为在时钟上升沿,发送端驱动数据),中间还会有一个反向时钟沿,在该反向时钟沿的时刻(在图中即为下降沿)数据是稳定的,所以该反向时钟沿可以用来在接受端采样数据。数据采样方式DDR SDRAM有DQS。原创 2024-04-28 18:02:14 · 398 阅读 · 0 评论 -
【专篇】DDR SDRAM-01总体介绍
DDR SDRAM,即Double Data Rate Synchronous Dynamic Random Access Memory,是一种采用双倍数据传输速率的同步动态随机访问存储器。它是SDRAM的更新换代产品,由VIA等公司为了与RDRAM相抗衡而提出的内存标准。DDR SDRAM的出现解决了单数据率内存的性能瓶颈问题,为计算机提供了更高的数据处理速度。原创 2024-04-28 17:26:13 · 968 阅读 · 0 评论 -
RLDRAM简介
其中,RLDRAM II采用了创新的8排存储器阵列架构,相较于传统的4排配置,这种设计有助于实现更高的峰值带宽。由于其高性能、高带宽和低延迟的特性,RLDRAM在需要高速数据处理的场合中表现出色,如10GbE、40GbE和100GbE数据包缓冲和检查等。:随着技术的发展,RLDRAM经历了多个版本的迭代,如RLDRAM II、RLDRAM III等,每一代都在性能和效率上有进一步的提升。:RLDRAM采用多Bank设计,允许同时对不同的Bank进行访问,从而隐藏了预充电和激活行的延迟,提高了整体性能。原创 2024-04-28 15:20:15 · 558 阅读 · 0 评论 -
【专篇】SDR SDRAM-01总体介绍
SDR SDRAM(Single Data Rate Synchronous Dynamic Random Access Memory)的管脚(引脚)设计用于与系统其他组件通信,执行读写操作,并控制其工作模式。: 时钟输入信号,同步SDRAM的操作与系统时钟,确保所有操作按时钟节奏进行。: 时钟使能信号,控制SDRAM是否响应时钟信号。当CKE为低电平时,SDRAM进入低功耗待机模式。: 片选信号,低电平有效,用于选择要访问的SDRAM芯片。: 行地址选通信号,低电平有效,指示行地址的传输开始。原创 2024-04-28 14:55:53 · 627 阅读 · 0 评论 -
DRAM/DDR4技术原理详解
以数据位宽64bit的DDR控制器为例,将4颗位宽16bit的DDR4芯片进行并联,类似Bank内Cell阵列的并联,共用地址线,64根数据线分为4组,每组16根分别连接4颗DDR4芯片,这4颗DDR4芯片便组成一个Rank。在DDR控制器对一个Rank进行数据读写的过程中,这4颗DDR4芯片同时工作,访问相同的地址,即相同的行和列。CPU使用数据过程中,会将数据缓存在Cache中,在读写数据时,先检测Cache中是否有所需要的数据,如果有,就直接读写Cache,而无需访问DDR,大大提高了读写效率。转载 2024-04-26 09:46:40 · 429 阅读 · 0 评论 -
LPDDR4详解
由于行列地址引脚数量有限,导致寻址空间有限,为了扩大sdram的容量,每个sdram都有几块bank,每个bank都是一个单独的存储逻辑块,共用行列引脚,同时再用几个引脚来选择不同的bank。注:bank选择信号、行选信号、列选信号并不对应lpddr4实际的控制引脚,lpddr可以理解为sdram外面封装了一个ddr控制器,lpddr4的命令、地址信号是CA[5:0]_A, CA[5:0]_B,ddr控制器会将这两个引脚信号转化为内部控制sdram的行、列和bank信号。ACTIVATE命令时序如下所示;转载 2024-04-25 17:57:26 · 486 阅读 · 0 评论 -
LPDDR5 介绍
LPDDR5在保持低功耗特性的同时,显著提升了数据传输速率、降低了能耗,并引入了多项技术改进,以满足现代移动设备对高速数据处理、延长电池寿命和紧凑空间布局的要求。综上所述,LPDDR5内存凭借其卓越的性能、极低的功耗、高度的灵活性以及与先进移动平台的无缝集成,已成为高端移动设备的标准配置,有力推动了移动计算性能的飞跃,为用户带来更快的应用响应、更流畅的图形处理、更高效的多任务处理能力,以及更长的电池续航时间。随着技术的持续发展,LPDDR5及其后续演进版本将继续引领移动内存技术的创新潮流。原创 2024-04-22 14:24:20 · 1163 阅读 · 0 评论 -
DDR5 介绍
作为DDR4内存的继任者,它提供了更高的性能、更低的能耗以及一系列技术创新,以适应现代计算系统对数据密集型工作负载不断增长的需求。综上所述,DDR5内存凭借其显著的性能提升、能效优化、架构创新和功能增强,成为新一代高性能计算平台的标准配置,为个人电脑、工作站、服务器以及各类数据密集型应用提供了更为强大且高效的内存解决方案。随着技术的成熟和市场的接纳,DDR5正逐渐成为高端计算设备的标准配置,并逐步向主流市场渗透。原创 2024-04-22 14:20:27 · 708 阅读 · 0 评论 -
DDR4/LPDDR4与DDR5/LPDDR5的差别
最新的 DDR5 可支持单一芯片容量 64Gbit,最高容量上限可增加到 128GB,较 DDR4 提高了四倍;价格:随着规格提升,DDR5 价格也较 DDR4 高出逾 50%,可能成为业者导入的阻碍。但如前所述,包括 5G、机器学习(ML)等各式进阶应用中,DDR5 的整体效能、规格的提升,对相关业者来说仍具一定优势与吸引力。电源管理 IC(PMIC IC):电源管理芯片内建至 DDR5 内存中,除可提高讯号完整性及噪声辨识能力,还能更具效率与扩展性;DDR5 规格与效能整理。(来源:JEDEC)原创 2024-04-18 18:26:56 · 1252 阅读 · 0 评论 -
DDR5/LPDDR5发展历程
在LPDDR5市场上,长鑫存储等国产DRAM厂商推出了LPDDR5系列产品,并完成了与小米、传音等国产手机品牌的验证工作。从新技术出现到市场普及的方向来看,市调机构 Omdia 认为,DDR5 内存真正普及需要 2~3 年时间,Omdia 预估,2022 年 DDR5 内存市占率将达 10%,2024 年则可望达到 43%。亦有市调机构指出,目前 DDR5 渗透率约 20%,随着 DDR5 原厂良率提升,开出供货量、价格逐步下滑,加上新搭载 DDR5 处理器芯片组的问世,预期会冲出一波的升级与转换潮。原创 2024-04-18 17:53:19 · 826 阅读 · 0 评论 -
DRAM发展史
尽管DRAM在主存储器领域占据主导地位,但面对非易失性存储器(如闪存、相变存储器、电阻式RAM等)的竞争和新兴内存计算架构的挑战,DRAM产业也在探索新技术路径,如混合型存储系统、新型DRAM架构(如3D DRAM、嵌入式DRAM)以及近存储计算(Near-Memory Computing)等,以维持其在存储层次结构中的核心地位。:随着个人计算机市场的兴起,对DRAM的需求激增。最初的DRAM产品容量较小,如1Kb和4Kb,但迅速取代了体积庞大、成本高昂的磁芯存储器,成为主流的主存储器解决方案。原创 2024-04-18 14:18:20 · 884 阅读 · 0 评论