半导体
文章平均质量分 79
染不尽的流年
一起技术交流,行业资讯
硬件toATE
争做行业小巨人
展开
-
Advantest SmarTest Program Manager(STPM)解析
使用STPM,您可以将现有的测试流转换为测试程序模板,并以方便的电子表格格式为新设备进行修改。完成后,STPM将从模板创建一个新的设备目录,您可以使用STPM或在SmarTest中添加适合新设备的测试套件。SmarTest Program Manager(STPM)是一个时间和成本效益高的测试管理程序,用于更新和维护现有的测试程序以及开发新的测试程序。•从不同来源创建新的测试程序,例如类似设备或设备变体的现有测试程序以及DFT小组创建的新测试。•将新的源测试程序(STP)集成到现有的测试程序中。原创 2024-07-19 19:55:21 · 173 阅读 · 0 评论 -
Advantest SmarTest Data Link数据链接工具
是Advantest公司提供的一种数据链接工具或软件,主要用于将测试数据从一种格式转换为另一种格式,特别是针对其SoC测试平台(如V93000系列)所需的特定格式。原创 2024-07-19 18:35:22 · 209 阅读 · 0 评论 -
Per-pin TIA 解析
"Per-pin TIA" 指的是每个引脚(pin)都有一个独立的跨阻放大器(Transimpedance Amplifier,简称 TIA)。这种设计通常出现在需要对每个输入或输出引脚进行精确控制和信号处理的复杂电子设备中,比如高性能的测试与测量设备、数据采集系统或是某些类型的集成电路(IC)。原创 2024-07-19 17:37:03 · 334 阅读 · 0 评论 -
DVM和DMM
然而,在电子和测量领域,DVM经常被当作数字万用表(Digital Multimeter)的简称,因为数字万用表最基本的功能之一就是测量电压。尽管DVM主要用于电压测量,但现代的数字万用表(DMM)包含了DVM的所有功能,同时还增加了电流、电阻、电容、频率、连续性和二极管测试等功能。DVM可以测量直流(DC)电压和交流(AC)电压,并且通常具有较高的输入阻抗,这有助于减少测量过程中对电路的影响。:除了基本的电压、电流和电阻测量外,一些高级DMM还可以测量电容、频率、温度和二极管测试等功能。原创 2024-07-15 17:29:03 · 310 阅读 · 0 评论 -
ADC性能规格--动态性能
所有真正的ADC都有额外的噪声源和失真过程,会降低性能。动态性能规范报告了ADC动态行为中的这些缺陷,包括总谐波失真(THD)、信噪比加失真(SND)、信号噪声比(SNR)和无杂散动态范围(SFDR)。通常,动态规格是通过向ADC提供正弦波来测量的。捕获处理后的波形,然后通过FFT将其转换为频谱。因此,您可以根据频率分量计算动态规格。原创 2024-07-15 13:59:00 · 560 阅读 · 0 评论 -
图像传感器 RGGB与 RYYB
定义:QUAD-Bayer排列是一种基于传统Bayer排列的改进方式,它在每个颜色的滤镜下覆盖了四个像素,从而形成了更为复杂的像素排列模式。特点高分辨率与色彩平衡:QUAD-Bayer排列在通光量与色彩准确度之间取得了很好的平衡,适用于像素较高的传感器,能够在保持高分辨率的同时,减少色彩信息的损失。灵活性:通过对相邻四个同色滤光片的像素进行不同处理(如主对角线像素采用相同ISO或曝光时间,次对角线采用另一个),可以较为简单地实现单帧HDR合成等功能。原创 2024-07-12 18:51:59 · 1236 阅读 · 0 评论 -
MIPI CSI-2 像素打包格式解析
MIPI CSI-2支持多种数据格式,包括YUV、RGB和RAW data等。这些数据格式在实际应用中,会根据像素的打包方式进一步细分为具体的格式。打包的概念是将Sensor采样得到的RGB三个通道的像素(Pixel)打包成字节流(Pixel-to-byte Packing),不同的格式用来表示一个像素的比特数也不同(6 to 24 bits per pixel)。MIPI CSI-2的像素打包格式是多样化的,它支持RAW、YUV和RGB等多种数据格式,并通过特定的打包方式将这些数据封装成字节流进行传输。原创 2024-07-12 18:13:36 · 749 阅读 · 0 评论 -
模数转换器(Analog-to-Digital Converter,简称ADC)的性能规格--简称解析
模数转换器(Analog-to-Digital Converter,简称ADC)的性能规格可以分为两大类:静态性能和动态性能。这些规格定义了ADC在各种条件下的表现,包括其精度、速度、线性和抗干扰能力等。原创 2024-07-12 18:06:17 · 245 阅读 · 0 评论 -
ADC 性能规格-静态性能- (2) - 偏移误差( offset error)和满标度增益误差(full scale gain error)
满标度增益误差是理想ADC和实际设备在满标度输出时的输出误差的度量。实际ADC的V[0]是第一次代码转换的输入电压减去0.5LSB。偏移误差是根据代码零处的输入电压计算的。FSnom是理想ADC的满量程输入电压。原创 2024-07-12 18:04:43 · 148 阅读 · 0 评论 -
ADC 性能规格-静态性能- (1) - DNL和INL
积分非线性(Integral nonlinearity,INL)表示ADC在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值,也就是输出数值偏离线性最大的距离,如图1所示。INL是DNL误差的数学积分,即一个具有良好INL的ADC保证有良好的DNL(微分非线性)。,N是ADC的分辨率),跳变值之间的间隔为精确的1LSB。对一个AD来说,一段范围的输入电压产生一个给定输出代码,DNL为正时,输入电压范围比理想的大,DNL为负时,输入电压范围比理想的要小。台阶与对应于1LSB的理想值之间的差异。原创 2024-07-12 17:43:37 · 985 阅读 · 0 评论 -
mipi协议中的calibration和scramble模式
在MIPI(Mobile Industry Processor Interface)协议中,calibration(校准)和scramble(加扰)模式是两个重要的特性,它们分别用于优化数据传输的准确性和减少信号干扰。原创 2024-07-06 14:56:34 · 885 阅读 · 0 评论 -
MIPI D-PHY、C-PHY VCX虚拟通道详解
虚拟通道说明:在MIPI CSI-2协议中,VCX(Virtual Channel Extension)是一个重要的字段,用于扩展虚拟通道标识符(Virtual Channel Identifier, VC)的大小,以便在数据流中区分更多的逻辑数据通道。原创 2024-07-06 14:47:51 · 708 阅读 · 0 评论 -
PP-JITTER \RMS-JITTER 及其他Jitter解析
PP-JITTER(Peak-to-Peak Jitter),即峰值到峰值抖动,是衡量信号定时误差的一个关键参数,它描述了信号的时钟边沿相对于理想位置的最大偏离量。更具体地说,PP-JITTER是指在测量期间观察到的信号最大正向偏移(超前最大值)与最大负向偏移(滞后最大值)之间的差值。这个指标提供了关于信号定时不稳定性最直观的范围信息。原创 2024-07-01 16:28:19 · 826 阅读 · 0 评论 -
CCT技术
多个功能核心的集成可以通过片上系统(SOC)或封装中系统(SIP)设备的开发来实现。SOC器件将核心集成到单个集成电路中。SIP集成是将多个集成电路组合到单个封装中。核心数量 的增加可能导致必要的测试人员资源和/或测试时间的增加。这直接影响了与测试这些设备相关的成本。降低测试成本的传统方法是通过增加单次插入(并行或多站点测试)中被测设备的数量来提高并行性。并行测试(CCT)方法是通过在芯片级别并行执行多个核心和/或在封装级别并行执行多重芯片来定义的。目标是最大限度地利用ATE系统的并行资源。原创 2024-07-01 15:06:11 · 424 阅读 · 0 评论 -
时钟的抖动(Jitter)与偏移(Skew)
时钟抖动是指时钟信号在某个给定的时间点上相对于其理想位置发生的短暂、非累积性的偏移。这种偏移可能表现为时钟周期长度的暂时变化,导致时钟信号在不同的周期上可能加长或缩短。原创 2024-06-25 13:56:35 · 382 阅读 · 0 评论 -
Jitter Injection详解
Jitter Injection,即抖动注入,是一种在通信系统中人为地添加抖动的技术。该技术通过在发送端对数据包进行延迟和抖动调整,以实现对整个通信系统的时延和抖动的控制。原创 2024-06-24 12:00:06 · 1177 阅读 · 0 评论 -
DC Power Profiling
Power Consumption Profiling and Battery Life Analysis TechniquesIn other documents the voltage and current measurement features of the ADALM1000 (SMU) have been discussed. In this document techniques to measure DC voltage and current consumption or power o转载 2024-06-12 18:12:23 · 19 阅读 · 0 评论 -
w/o 讲解
在正式的书面文档中,这样的缩写可能不太常见,但在短信、社交媒体帖子、日常交流、便签、电子邮件或其他非正式场合中,它们是广泛使用的。在正式文件或学术写作中,通常会使用完整的“without”以保持语言的规范性。不过,为了确保信息的清晰传达,当使用缩写时,最好确保接收者能够理解其含义。"w/o" 是一个缩写,通常表示 "without"(没有)。在英文书写或口头表达中,人们经常使用这种缩写来简化表达,特别是在一些需要快速记录或理解的情况下。原创 2024-06-07 11:25:44 · 329 阅读 · 0 评论 -
Overall timing accuracy 和Edge placement accuracy 理解
总体时序准确度和边缘布局准确度是两个不同但相互关联的概念。前者关注于系统或设备的时序性能,关乎整个设计层面的时序是否满足规范;后者则更关注于制造或设计过程中的局部精确性,聚焦于信号跳变沿的精确控制。两者都在各自的领域中扮演着重要的角色,并对于保证产品的性能和可靠性至关重要,确保数字电路的高效可靠运行。原创 2024-06-05 11:09:45 · 735 阅读 · 0 评论 -
PRBS和白噪声
PRBS(Pseudo Random Binary Sequence,伪随机二进制序列)和白噪声生成虽然在概念上有所关联,但它们分别代表了两类不同的信号类型,且在实际应用中有各自的特点和用途。原创 2024-06-05 10:54:52 · 1028 阅读 · 0 评论 -
PRBS 2^32
在图一中可以看到,PRBS7最长是127bit(27-1), 理论上来说,7bit的2进制码,一共会有27个不同组合,但是,如果码流全部为‘0’的时候,经过异或运算,输入到寄存器第一位的值还是0, 这样移位寄存器将会一直输出为零,移位寄存器被死锁。伪随机码的占空比一般都是1/2,并且,一个k位长度的寄存器,产生的伪随机码的码长为N=2K-1。PRBS常用于测试和校准通信系统、数字信号处理系统中的信道特性,比如抖动容限、眼图模板测试等,因为它的统计特性接近于白噪声,但又是完全可预测和可重复的。原创 2024-06-05 10:40:26 · 564 阅读 · 0 评论 -
PRBS码介绍
PRBS生成器和检查器可配置成两种宽度的PCS-PMA接口:10位和64位。仅当PCS-PMA接口宽度配置成10位或64位才能使用PRBS生成器和检查器码型。对于任何其他PCS-PMA宽度,为确保对PRBS模块提供正确的时钟,使用PRBS生成器和检查器之前,必须将宽度重配置成10位或64位。例如,当收发器配置成20位PCS/PMA接口时,必须在设置PRBS生成器和检查器之前,先将PCS-PMA宽度重配置到10位。PCS中的数据或PRBS生成器中生成的数据可在任何时候被发送到PMA。原创 2024-06-05 10:33:03 · 971 阅读 · 0 评论 -
5个有趣的半导体小知识, 等你来探寻
转载 2024-05-31 16:21:21 · 31 阅读 · 0 评论 -
5个问题帮你提升半导体行业知识
转载 2024-05-31 16:20:03 · 41 阅读 · 0 评论 -
[半导体后端工艺:第十一篇 (完结篇)] 半导体封装的可靠性测试及标准
半导体产品的质量取决于其是否可以充分满足指定的标准及特性;而半导体产品的可靠性,是指在一定时间内无故障运行,从而提高客户满意度和复购率的能力。以此为前提,失效是指在产品使用过程中发生的故障,而缺陷是指在产品制造或检验过程中发生的错误。因此,产品缺陷属于质量问题,而产品在保修期内频繁出现故障则属于可靠性问题。▲ 图1:质量与可靠性的区别(ⓒ HANOL出版社)图1列举了质量及可靠性在含义和特性方面的区别。具体来讲,可靠性是指系统、零件或材料在特定的时间、距离或使用频次下,保持初始质量和性能的能力。转载 2024-05-31 16:17:22 · 453 阅读 · 0 评论 -
[半导体后端工艺:第十篇] 探索不同材料在晶圆级半导体封装中的作用
在本系列中,我们介绍了用于构成传统封装的相关材料。本篇文章将探讨用于晶圆级封装(WLP)的各项材料,从光刻胶中的树脂,到晶圆承载系统(WSS)中的粘合剂,这些材料均在晶圆级封装中发挥着重要作用。作为本系列的倒数第二篇文章,将对此进行深入探讨。转载 2024-05-31 16:16:14 · 180 阅读 · 0 评论 -
[半导体后端工艺:第九篇] 探索不同材料在传统半导体封装中的作用
可靠性和稳定性是保障半导体产品顺畅运行的关键因素。半导体器件的封装必须注意避免受到物理、化学和热损伤。因此,封装材料必须具备一定的质量要求。随着业界对半导体产品运行速度的要求不断提高,封装材料需要具备更优异的电气性能,比如具备低介电常数(Permittivity)1和介电损耗(Dielectric Loss)2的基板等。半导体存储器以及CPU和GPU等逻辑芯片使用的材料还需具备良好的导热性能,以便能够高效散热。显而易见,确保封装材料的先进性以满足行业需求是非常重要的。转载 2024-05-31 16:14:46 · 98 阅读 · 0 评论 -
[半导体后端工艺:第八篇] 探索不同晶圆级封装的工艺流程
在本系列第七篇中,介绍了晶圆级封装的基本流程。本篇文章将侧重介绍不同晶圆级封装方法所涉及的各项工艺。晶圆级封装可分为扇入型晶圆级芯片封装(Fan-In WLCSP)、扇出型晶圆级芯片封装(Fan-Out WLCSP)、重新分配层(RDL)封装、倒片(Flip Chip)封装、及硅通孔(TSV)封装。此外,本文还将介绍应用于这些晶圆级封装的各项工艺,包括光刻(Photolithography)工艺、溅射(Sputtering)工艺、电镀(Electroplating)工艺和湿法(Wet)工艺。转载 2024-05-31 16:13:36 · 56 阅读 · 0 评论 -
[半导体后端工艺:第七篇] 晶圆级封装工艺
在本系列第六篇文章中,我们介绍了传统封装的组装流程。本文将是接下来的两篇文章中的第一集,重点介绍半导体封装的另一种主要方法——晶圆级封装(WLP)。本文将探讨晶圆级封装的五项基本工艺,包括:光刻(Photolithography)工艺、溅射(Sputtering)工艺、电镀(Electroplating)工艺、光刻胶去胶(PR Stripping)工艺和金属刻蚀(Metal Etching)工艺。转载 2024-05-31 16:11:42 · 165 阅读 · 0 评论 -
[半导体后端工艺:第六篇] 传统封装方法组装工艺的八个步骤
图1显示了塑料封装的组装工艺,塑料封装是一种传统封装方法,分为引线框架封装(Leadframe Package)和基板封装(Substrate Package)。这两种封装工艺的前半部分流程相同,而后半部分流程则在引脚连接方式上存在差异。▲图1:引线框架封装和基板封装的组装步骤(ⓒ HANOL出版社)晶圆经过测试后,首先要经过背面研磨(Backgrinding),以达到所需厚度;然后进行晶圆切割(Wafer Sawing),将晶圆切割成芯片;转载 2024-05-31 16:08:25 · 186 阅读 · 0 评论 -
[半导体后端工艺: 第三篇] 了解不同类型的半导体封装
我们主要了解到半导体封装的作用。这些封装的形状和尺寸各异,保护和连接脆弱集成电路的方法也各不相同。在这篇文章中,我们将带您了解半导体封装的不同分类,包括制造半导体封装所用材料的类型、半导体封装的独特制造工艺,以及半导体封装的应用案例。转载 2024-05-31 16:01:33 · 121 阅读 · 0 评论 -
测试设备之争 | 美日测试机巨头引领创新,国产设备需求巨大
世界上第一台ATE设备诞生于1961年的泰瑞达。伴随芯片进入批量化生产阶段,自动测试设备(ATE)已成为半导体测试的必然趋势。自动测试设备 (ATE) 是一种测试工具,用于同时在一个或多个设备上运行一个测试或一系列测试。半导体、设备和电子产品的测试是 ATE 测试仪的众多应用之一。ATE 系统可以想象成一个盒子,其中包含由 PC 或工作站管理的极其复杂的电子计量和激励设备。该处理器调节数据到设备的传输以进行配置和刺激信号的产生。此外,它还收集和评估 ATE 系统硬件记录和评估的信息。转载 2024-05-29 14:19:03 · 310 阅读 · 0 评论 -
[半导体后端工艺:第二篇] 半导体封装的作用、工艺和演变
在邮寄易碎物品时,使用合适的包装材料尤为重要,因为它确保包裹能够完好无损地到达目的地。泡沫塑料、气泡膜和坚固的盒子都可以有效地保护包裹内的物品。同样地,封装是半导体制造工艺的关键环节,可以保护芯片免受物理性或化学性损坏。然而,半导体封装的作用并不止于此。本文是半导体后端(Back-End)工艺系列的第二篇文章,我们将详述封装技术的不同等级、作用和演变过程。转载 2024-05-29 10:33:28 · 61 阅读 · 0 评论 -
[半导体后端工艺:第一篇] 了解半导体测试
半导体制作工艺可分为前端和后端:前端主要是晶圆制作和光刻(在晶圆上绘制电路);后端主要是芯片的封装。随着前端工艺微细化技术逐渐达到极限,后端工艺的重要性愈发突显。作为可以创造新附加价值的核心突破点,其技术正备受瞩目。此系列文章将以《提高半导体附加价值的封装与测试》一书内容为基础,详细讲解后端工艺。转载 2024-05-29 10:27:25 · 192 阅读 · 0 评论 -
Test-Preparation Phase 测试准备阶段介绍
测试准备阶段是确保测试过程顺利进行的基础阶段,对于DRAM(动态随机存取存储器)等复杂产品的测试尤为重要。测试准备阶段是一个综合性的过程,包括故障建模、测试数据生成、故障模拟以及DFT&DFM等多个方面。这些步骤相互关联、相互影响,共同为后续的测试工作提供坚实的基础。通过精心设计的测试准备阶段,可以确保测试过程的顺利进行,从而验证产品的性能和可靠性。原创 2024-05-28 15:55:00 · 337 阅读 · 0 评论 -
DDR5芯片系统框图详解
DDR5 SDRAM和LPDDR5都采用了高级的命令集来支持更高效的内存管理和操作,多功能命令(MPC)是一个重要的新特性,它用于发出与接口初始化、训练和周期性校准相关的命令。DFE通常出现在高速串行通信接口中,虽然在DDR5标准文档中并未直接提及DFE作为内部组件,但考虑到现代高速接口设计趋势,DFE可能应用于DDR5的某些高级接口电路中,用于补偿信号在高速传输过程中的失真,提高信号质量,确保数据的正确接收。VrefCA是用于命令和地址信号的参考电压,它同样是为了在高速传输中确保信号的正确识别和解读。原创 2024-05-28 15:51:56 · 1044 阅读 · 0 评论 -
Normal Window Comparator
Normal Window Comparator。原创 2024-05-23 15:39:49 · 791 阅读 · 0 评论 -
Cable Loss Compensation
Cable Loss Compensation,即电缆损耗补偿,是指在网络通信系统中,为补偿电缆或线缆因物理属性、环境因素等造成的信号衰减或损耗而采取的技术或措施。在电缆传输过程中,由于电缆的电阻、电感、电容等物理特性,以及环境温度、湿度、电磁干扰等环境因素的影响,信号会经历一定程度的衰减和损耗。这些损耗不仅会影响信号的传输质量,还可能导致通信失败或性能下降。放大器:在电缆传输路径中设置放大器,可以放大信号并补偿电缆的损耗。放大器通常位于电缆的特定位置,以确保信号在到达下一个设备时仍然足够强。原创 2024-05-22 17:07:01 · 873 阅读 · 0 评论 -
Programmed Swing 介绍
Programmed Swing,也称为可编程摆幅,在电子工程和数字电路设计领域,特指一种技术或功能,允许用户通过软件配置或硬件设置来调整输出信号的电压摆幅(即高低电平之间的差值)。这项技术主要应用于集成电路(IC)、微控制器、电源管理芯片等器件的输出驱动电路中,目的是为了提高系统的灵活性、兼容性和能效。原创 2024-05-22 13:44:00 · 138 阅读 · 0 评论 -
Preshoot and Undershoot 介绍
Preshoot和Undershoot是信号完整性分析中的两个重要概念,它们描述了数字信号在过冲(overshoot)或下冲(undershoot)之前的瞬间电压变化现象,主要发生在高速信号传输中,如在数字电路的信号线、高速总线和高速差分对中。这两个现象反映了信号边缘的非理想特性,可能会对系统的性能产生不利影响。原创 2024-05-22 11:57:50 · 448 阅读 · 0 评论