quit -sim
.main clear
vlib work
vlog ./*.v
virtual type {
{5'd0 INIT_NOP }
{5'd1 INIT_CHARGE }
{5'd2 INIT_REF0 }
{5'd3 INIT_REF1 }
{5'd4 INIT_REF2 }
{5'd5 INIT_REF3 }
{5'd6 INIT_REF4 }
{5'd7 INIT_REF5 }
{5'd8 INIT_REF6 }
{5'd9 INIT_REF7 }
{5'd10 INIT_MODE }
{5'd11 IDLE }
{5'd12 REF }
{5'd13 WR_ACT }
{5'd14 WR_WRITE }
{5'd19 WR_TERMINATE}
{5'd15 WR_CHARGE }
{5'd16 RD_ACT }
{5'd17 RD_READ }
{5'd18 RD_CHARGE }
} new_type;
#vsim -voptargs=+acc work.tb_sdram_vga
#vsim -L C:/modeltech64_10.4/xilinxlib/simprims_ver -L C:/modeltech64_10.4/xilinxlib/unifast_ver -L
C:/modeltech64_10.4/xilinxlib/unimacro_ver -L C:/modeltech64_10.4/xilinxlib/unisims_ver -novopt work.glbl work.tb
virtual function {(new_type)/tb_sdram_vga/sdram_vga_inst/sdram_ctrl_inst/state} new_state;
#add wave -unsigned sim:/tb_sdram_vga/sdram_vga_inst/sdram_ctrl_inst/*
run 1ms
modelsim脚本仿真
最新推荐文章于 2024-08-05 17:05:29 发布
本文详细介绍了如何利用ModelSim进行FPGA设计的仿真,重点讲解了使用.do脚本进行自动化仿真流程,包括编译、仿真设置、运行测试及查看波形等关键步骤,旨在提高FPGA开发者的设计验证效率。
摘要由CSDN通过智能技术生成