![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC秋招
文章平均质量分 81
详细记录了23年数字IC的基础知识以及各个公司的面试经验
Fortune77
这个作者很懒,什么都没留下…
展开
-
数字IC秋招总结3-FIFO相关
FIFO全称是First In First Out,即先进先出。原创 2023-10-27 12:25:01 · 161 阅读 · 1 评论 -
数字IC秋招总结--设计流程
项目需求:确定芯片的具体指标(spec)物理:工艺、面积、封装;性能:速度、功耗;功能:功能表述、接口定义。系统级设计:用系统建模语言对各模块进行描述前端设计:RTL 设计、仿真、电路综合后端设计:版图设计、物理验证、后仿真封装和测试。原创 2023-10-10 18:00:39 · 97 阅读 · 1 评论 -
数字IC秋招总结4-时钟切换电路
红色的地方会出现一个毛刺,因为clk0信号还没选完,就开始了clk1信号。也就是选择信号变化的位置没有和切换的时钟对齐。原创 2023-11-09 17:24:36 · 104 阅读 · 1 评论 -
数字IC秋招总结-亚稳态以及跨时钟域
亚稳态产生的原因就是时序不满足,从而导致了了CK-Q的时间很长,所以在第一次打拍后,产生亚稳态,ck-q很长,就算他很长,但是在下一级打拍的时候也会满足时序,所以避免了亚稳态的产生,如果还违反时序的话,就得再打一次拍。此处适用于快到慢的跨时钟域的情况,直接打两拍的话,在慢时钟域下采样不不到,所以为了在慢时钟下采样到信号,在快时钟下(也就是原时钟域下),将信号展宽而让在慢时钟下可以采样的到,展宽一般就是在信号来的时候,对信号进行取反。如果这段时间中对信号进行采样,得到的结果将是不可预知的,即亚稳态。原创 2023-10-18 12:32:01 · 233 阅读 · 2 评论