笔记
wangcp_FPGA
想的太多,做的太少,何以谈理想。
展开
-
诗集 香臭
香中飘着臭,臭中亦含香。是香还是臭?亦臭也亦香。原创 2022-01-23 21:47:40 · 229 阅读 · 0 评论 -
诗集 懒虫
日上三竿不觉早,太阳公公将我扰。恍恍惚惚又一梦,清晨时光最珍宝。原创 2022-01-23 21:45:37 · 78 阅读 · 0 评论 -
使用时钟管理芯片输出的时钟做ila的工作时钟
项目里遇见的实际问题:板卡上使用9516做时钟管理器,输出的其中一路差分时钟连接到FPGA,FPGA内部处理:对该时钟做差分到单端的转换,再使用bufg对其进行缓冲,使用该时钟做ila核的工作时钟。将bit烧写到FPGA后窗口提示ila核无时钟的提示,导致调试用的vio及ila无法弹出,工程无法调试。问题分析:提示无时钟,分析时钟来源,ad9516上点后需要进行配置,从配置到输出稳定存在一定时间,FPGA的ila无法从bit烧写完毕后立刻得到时钟,因此提示我ila核无驱动时钟,顺着这个思路,对ila核时钟原创 2021-12-25 22:27:24 · 1031 阅读 · 2 评论 -
ucf转xdc
ise先把ucf导出来,导出格式为csv,具体步骤见图片。vivado将ise导出的csv文件原创 2021-12-01 21:11:46 · 775 阅读 · 0 评论 -
modelsim仿真
modelsim仿真注意事项:1 仿真文件必须加时间尺度 -timescale 1ns/1ps2 modelsim.ini问题,工程中的ini文件可以注释掉,当其里边的文件指向不对时。20200913原创 2021-09-13 19:14:55 · 180 阅读 · 0 评论