项目里遇见的实际问题:板卡上使用9516做时钟管理器，输出的其中一路差分时钟连接到FPGA，FPGA内部处理:对该时钟做差分到单端的转换，再使用bufg对其进行缓冲，使用该时钟做ila核的工作时钟。将bit烧写到FPGA后窗口提示ila核无时钟的提示，导致调试用的vio及ila无法弹出，工程无法调试。
问题分析:提示无时钟，分析时钟来源，ad9516上点后需要进行配置，从配置到输出稳定存在一定时间，FPGA的ila无法从bit烧写完毕后立刻得到时钟，因此提示我ila核无驱动时钟，顺着这个思路，对ila核时钟加入使能，使用9516的锁定引脚的高电平做使能，重新编译并烧写工程。
问题解决：问题解决。
遗留问题: 工程中使用的vio核的时钟也是9516的输出时钟，不存在下载后提示无驱动时钟的提示，并且vio核参数设置正常。ps：vio核的输出有复位9516的信号，复位9516时，提示有错误，当复位完成后，9516输出稳定了，vio可继续使用，为何ila核需要加入使能？😂
使用时钟管理芯片输出的时钟做ila的工作时钟
于 2021-12-25 22:27:24 首次发布
7472
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
