排序:
默认
按更新时间
按访问量

FPGADesigner其它各系列目录与传送门

Testbench编写指南系列 Testbench编写指南(1)基本组成与示例: https://blog.csdn.net/FPGADesigner/article/details/82021647 Testbench编写指南(2)文件的读写操作: https://blog.csdn...

2018-09-20 19:52:26

阅读数:93

评论数:0

FPGADesigner《学会System Generator系列》目录与传送门

学会System Generator(1)入门与安装: https://blog.csdn.net/FPGADesigner/article/details/80926520 学会System Generator(2)数字滤波器设计: https://blog.csdn.net/FPGADesig...

2018-09-20 19:50:26

阅读数:104

评论数:1

FPGADesigner《Vivado使用技巧系列》目录与传送门

学会System Generator系列 1.学会System Generator(1)入门与安装: https://blog.csdn.net/FPGADesigner/article/details/80926520 Vivado使用技巧系列 ...

2018-07-05 14:33:49

阅读数:313

评论数:0

FPGADesigner《FPGA数字信号处理系列》目录与传送门

FPGA基础设计系列 1.FPGA基础设计(一):VGA显示方法(文字、图形、波形): https://blog.csdn.net/FPGADesigner/article/details/75193699 2.FPGA基础设计(二):PS2键盘控制及短按、长按: https:...

2018-06-12 14:16:01

阅读数:444

评论数:0

Vivado使用技巧(34):路径分割现象

上文提到,进行最小/最大延迟约束时,set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理(具体见第33篇),便会导致出现路径分割(Path Segmentation)。 非法的起点 下面举一个例子说明,如果-from设置了一个非法...

2018-09-29 17:04:19

阅读数:39

评论数:0

Vivado使用技巧(33):时序异常

时序异常 英文名为Timing Exception,可以认为是时序例外或时序异常(本系列文章 的称法),“例外”或“异常”是指这部分时序的分析与大多数常规时序分析不同。下表给出了Vivado支持的时序异常命令及功能: 命令 功能 set_multicycle_path 设置路径上从...

2018-09-29 15:21:03

阅读数:66

评论数:0

Vivado使用技巧(32):IO延迟的约束方法

上一篇讲述了对时钟的约束方法,时钟不仅对设计很重要,约束情况也很多、很复杂,需要一定的经验。本文将讲述另一种重要的约束:I/O延迟,但与时钟约束相比就简单的多,本文篇幅也相对较少。 为了对设计外部的时序情况进行精确建模,设计者必须设定输入和输出端口的时序信息。Vivado只能识别出FPGA器件范围...

2018-09-27 21:41:14

阅读数:80

评论数:0

Vivado使用技巧(31):时钟的约束方法

时钟的基础知识 数字设计中,“时钟”表示在寄存器间可靠地传输数据所需的参考时间。Vivado的时序引擎通过时钟特征来计算时序路径需求,通过计算裕量(Slack)的方法报告设计时序空余。时钟必须有合适的定义,包含如下特性: 定义时钟树的驱动管脚或端口,通常称作根或源点。 通过周期和波形属性...

2018-09-27 18:50:58

阅读数:101

评论数:0

Vivado使用技巧(30):使用时序约束向导

时序约束向导 打开综合设计或实现设计后,在Flow Navigator中点击Open Synthesized/Implemented Design目录下的Constraints Wizard可以打开时序约束向导(会要求选择一个target约束文件)。弹出如下窗口: 利用该向导可以快速地完成时序约...

2018-09-21 23:22:39

阅读数:76

评论数:0

Vivado使用技巧(29):约束功能概述

设计约束概述 设计约束就是定义编译过程中必须满足的需求,只有这样才能保证在板子上工作时功能正确。但不是全部约束在所有过程中都会使用,比如物理约束只用在布局和布线过程中。Vivado工具的综合和实现算法时时序驱动型的,因此必须创建合适的时序约束。我们必须根据应用需求选择合理的约束,过度约束或约束不...

2018-09-20 19:44:04

阅读数:84

评论数:0

FPGA数字信号处理(27)卷积编码器与Viterbi译码器设计

卷积编码与译码 信号在信道间传输主要会受到三个方面的影响: 信道本身对信号产生衰落,这是由于信道本身的频率响应特性就不理想,对信号造成破坏; 信道中的各种噪声,叠加在信号上改变了信号的幅度、相位、频率,造成解调错误; 多径效应,信号在传输过程中的反射、折射、沿不同路径传播造成的叠加效应。 通常...

2018-09-18 12:38:46

阅读数:46

评论数:0

FPGA数字信号处理(26)加扰器与解扰器设计

加扰与解扰 设计数字通信系统时,必须考虑发送信息的信号特征,这些特征会影响到设计性能。总的来说,发送的信息应注意:(1).避免出现长串的0或1,否则对于从0、1交换点处提取位同步信息的系统,容易错判导致失去同步;(2).避免传输信号具有周期性,否则在多路传输的通信系统中容易造成串扰。 信道编码...

2018-09-17 14:44:40

阅读数:57

评论数:0

Vivado使用技巧(28):支持的Verilog语法

复杂的电路设计通常使用自顶向下的设计方法,设计过程中的不同阶段需要不同的设计规格。比如架构设计阶段,需要模块框图或算法状态机(ASM)图表这方面的设计说明。一个框图或算法的实现与寄存器(reg)和连线(wire)息息相关。Verilog便具有将ASM图表和电路框图用计算机语言表达的能力,本文将讲述...

2018-09-05 16:06:53

阅读数:365

评论数:0

Vivado使用技巧(27):RAM编写技巧

Vivado综合可以理解多种多样的RAM编写方式,将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据时都是采取同步方式,区别在于从RAM读取数据时,分布式RAM采用异步方式,块RAM采用同步方式。使用RAM_STYLE属性可以强制规定使用哪种方法实现RAM。 Xilinx FPG...

2018-08-27 19:00:31

阅读数:271

评论数:0

Vivado使用技巧(26):HDL编写技巧

在Vivado中进行HDL代码设计,不仅需要描述数字逻辑电路中的常用功能,还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言有三种。VHDL语言的优势有: 语法规则更加严格; 在HDL源代码中初始化RAM组件更容易; 支持package; 自定义类型; 枚举类型; 没有reg和w...

2018-08-27 16:53:45

阅读数:237

评论数:0

Vivado使用技巧(25):Block Synthesis技术

本系列第22~24篇介绍了Vivado综合技术中的各个方面,这里先概述一下:Vivado综合支持使用多种策略(Strategy)和全局设置(Setting)。在RTL或XDC文件中,可以用综合属性来改写某些设置选项。目前设计越复杂,全局设置方式限制了设计的潜在性能,同一设计中不同层次结构可能在不同...

2018-08-26 21:15:19

阅读数:123

评论数:0

Vivado使用技巧(24):HDL/XDC中设置综合属性

Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性,会创建与之相关的逻辑电路;如果不能识别设置的属性,会将该属性和值存放在生成的网表中。因为某些属性,比如LOC约束适用于布线过程,因此必须保留该属性配置情况。 本文将介绍Vivado综合工具支...

2018-08-26 20:07:59

阅读数:301

评论数:0

Vivado使用技巧(23):综合运行与OOC

创建综合运行 一个“运行(run)”是指定义和配置设计在综合过程中的各方面,包括:使用 的Xilinx器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。点击Flow菜单中的Create Funs,或在Design Runs窗口中: 点击工具栏中的+,即可打开新建运行窗...

2018-08-25 19:52:39

阅读数:339

评论数:0

Vivado使用技巧(22):综合策略与设置的选择

综合(Synthesis)是指将RTL设计转换为门级描述。Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具,支持System Verilog 2012、Verilog 2005、VHDL 2008、混合语言中的可综合子集,以及XDC设计约束文件(基于工业标准的S...

2018-08-25 16:13:48

阅读数:525

评论数:0

Testbench编写指南(4)自动化验证方法

自动化验证testbench结果可以减少人工检查的时间和可能犯的失误,尤其对于比较大的设计。目前普遍使用三种自动化testbench验证方法: 数据库比较:首先创建一个包含预期输出的数据库文件(称作golden vector文件),然后捕获仿真输出与该文件中的参考向量作比较。但是由于没有提供从...

2018-08-24 18:04:08

阅读数:77

评论数:0

提示
确定要删除当前文章?
取消 删除
关闭
关闭