testbench
FPGADesigner
目标成为FPGA开发设计/仿真验证的预备军~
展开
-
Testbench编写指南(2)文件的读写操作
Testbench编写指南是博主新开的一个系列,主要介绍在编写testbench时使用到的技巧,让编写者的水平不再仅仅停留在时钟信号、复位信号等简单信号的设置上,更好的完成对设计的仿真工作。第一篇的题材是文件的读写控制,仿真时经常需要从文件中读取测试激励,还要将仿真结果存取在文件中供其它程序读取调用。读取txt文件数据示例代码如下:integer i; //数组坐标r...原创 2018-05-27 17:36:13 · 27020 阅读 · 5 评论 -
Testbench编写指南(3)模块化工程的仿真方法
第二篇的题材是模块化工程的仿真设计方法。现在只要是功能比较完善、规模比较大的FPGA设计都会采用模块化设计的方法。本文介绍在模块化设计过程中编写testbench并仿真的方法,Vivado对此有很好的特性支持,使用Quartus+ModelSim也可以达到同样的效果。仿真第1个子模块在开始设计前,根据设计划分好各功能模块(为了叙述方便,这里以对“FPGA数字信号处理(十三)锁相环位...原创 2018-06-26 15:34:09 · 10720 阅读 · 1 评论 -
Testbench编写指南(1)基本组成与示例
对于小型设计来说,最好的测试方式便是使用TestBench和HDL仿真器来验证其正确性。一般TestBench需要包含这些部分:实例化待测试设计、使用测试向量激励设计、将结果输出到终端或波形窗口便于可视化观察、比较实际结果和预期结果。下面是一个标准的HDL验证流程: TestBench可以用VHDL或Verilog、SystemVerilog编写,本文以Verilog HDL为例。FPGA...原创 2018-08-24 17:06:43 · 23769 阅读 · 2 评论 -
Testbench编写指南(4)自动化验证方法
自动化验证testbench结果可以减少人工检查的时间和可能犯的失误,尤其对于比较大的设计。目前普遍使用三种自动化testbench验证方法:数据库比较:首先创建一个包含预期输出的数据库文件(称作golden vector文件),然后捕获仿真输出与该文件中的参考向量作比较。但是由于没有提供从输出到输入文件的指针,该方法的缺点是难以追踪导致不正确输出的错误源。波形比较:将testbench输...原创 2018-08-24 18:04:08 · 5374 阅读 · 4 评论