- 博客(1)
- 资源 (3)
- 收藏
- 关注
转载 【ISE报错】ISE 生成PLL核的时候报错
erator_v1_0.tcl" line 242)ERROR:sim - Unable to evaluate Tcl file:ERROR:sim - Failed executing Tcl generator.ERROR:sim - Failed to generate 'pll'. Failed executing Tcl generator.解决方法:删除工程下的"\ipcore...
2018-05-18 12:18:39 2965 4
CRC-16(Modbus)并行计算Verilog代码
CRC-16(Modbus)并行计算Verilog代码,结果可在网页http://www.ip33.com/crc.html上进行计算对比
2019-04-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人