【ISE报错】ISE 生成PLL核的时候报错

最新推荐文章于 2022-07-19 13:15:34 发布
最新推荐文章于 2022-07-19 13:15:34 发布
阅读量2.8k 收藏 1
点赞数
分类专栏： FPGA 文章标签： FPGA ISE报错 PLL核
  erator_v1_0.tcl" line 242)ERROR:sim - Unable to evaluate Tcl file:
ERROR:sim - Failed executing Tcl generator.

ERROR:sim - Failed to generate 'pll'.  Failed executing Tcl generator.



解决方法：删除工程下的"\ipcore_dir\tmp" 文件夹就可以了  应该是软件没有自动清除缓存的原因，删除之后重新生成就可以了




转自：https://forums.xilinx.com/t5/Design-Entry/Error-generating-IP-core/td-p/447386

fucong59
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
ISE 错误总结 （不定时更新）
ahuaachi的博客
04-27 1万+
学习当中遇到的一些总结，4,5,6是参考的大神的博客的解决办法：1.ERROR:HDLCompiler:1511 - "D:\ise ex\crc\crc_test\crc_test.v" Line 82: Mix of blocking and non-blocking assignments to variable <crc_end> is not a recommended ...
03.ISE14.7下PLL实验
05-03
很多初学者看到板上只有一个 50Mhz 时钟输入的时候都产生疑惑，时钟怎么才 50Mhz？如果 要工作在 100Mhz、 150Mhz 怎么办？在很多 FPGA 芯片内部都集成了 PLL，其他厂商可能丌叫 PLL， 但是也有类似的功能模块，通过 PLL 可以倍频分频，产生其他很多时钟。 本实验通过调用 PLL ip core 来学习 PLL 的使用、 ISE 的 IP core 使用方法。
超详细的Xilinx ISE的PLL锁相环IP核的使用教程与结果分析（ISE与Quartus PLL锁相环使用的区别，以及使用ISE倍频时遇到的问题）
guorui的博客
08-24 8738
Xilinx ISE的PLL锁相环IP核的使用（ISE与Quartus PLL锁相环使用的区别）ISE PLL IP核的使用IP核的设置代码ucf文件的书写代码分析 ISE PLL IP核的使用 这次使用的目的是产生25MHz,50MHz,75MHz,100MHz的时钟频率，输入时钟频率为50MHz IP核的设置 PLL 所在的IP核位置为 FPGA Features and Deaign->Clocking->Clocking Wizard 这个就是PLL IP核的位置 关于IBGFG等Xi
嵌入式系统/ARM技术中的在ISE10.x工具中使用Core Generator
11-17
Xilinx提供的Core Generator是一个完整的设计工具，既可以单独运行，也可以在ISE 10.x设计工具内执行。下面以在ISE 10.x环境下生成一个双口块存储器为例，说明如何使用CoreGen。  　　（1）启动ISE 10.x设计工具[Project Navigator]窗口，打开设计文件demo.npl。  　　（2）选择[Project]→[New Source...]命令。  　　（3）选择[IP（CoreGen ＆ Architecture Wizard）]文件类型，输入文件名“blockRAM－ demo”，如图1所示。 　　图1 选择创建文件的类型  　　
ISE使用中无法打开已有工程的问题
qq_52243519的博客
07-03 2373
当使用ISE打开已有文件时，弹出这样的提示框。应该是当前文件包含在含有中文的路径下造成的原因。 将文件或文件的副本保存在不含中文的路径下，选择“File”-“Open Project”-选择新路径下的文件，即可正常打开。 ...
fpga spartan6 ISE 14.7 IP核 时钟 例化出错
qq_31764341的博客
06-18 1563
fpga spartan6 ISE 14.7 IP核 时钟 例化出错 用IP核生成了一个时钟，例化的时候报错 Port has illegal connections. This port is connected to an input buffer and other components 并且error点进去还会弹出是否启用脚本的提示框 不想卡死可以一直按否（取消） win10 右击synthesuze 选择process Xilinx Specific Options里 将add io buf的
ISE14.7无法生成DDS IP核的解决办法
坚持
05-31 2890
"E:/*/ipcore_dir/tmp/./_cg/_dbg/./dds_compiler_v4_0/sin_cos.vhd" line 228: Real operand is not supported in this context. ERROR:sim -ERROR:sim - Process will terminate. For technical support on this issue, please open a WebCase with this project attached .
shiyanbaogao.rar_ise ip 核_ise pll_mc8051_pll vhdl
09-22
在本项目中，我们主要关注的是使用Xilinx的Integrated Software Environment (ISE)工具来设计和实现一个基于IP核的MC8051微控制器。MC8051是一款经典的8位单片机，广泛应用于各种嵌入式系统。在ISE平台上，我们将...
PLL.rar_PLL_xilinx ise
09-23
学习这个例子，你可以了解如何在ISE环境下创建和配置PLL IP核，设置时钟的输入输出参数，以及如何在顶层模块中正确连接和使用PLL。同时，通过对工程文件的分析，还能理解PLL如何与其他逻辑单元协同工作，以满足系统...
ISE.rar_ISE
09-22
文档中可能还会涵盖高级特性，如IP核的使用、PLL配置、时钟管理等，这些都是提高设计效率和性能的关键。 在学习过程中，务必结合实际案例操作，理论与实践相结合才能更好地理解和掌握ISE的精髓。同时，持续关注...
xilinx_ise.rar_ISE 14.4
09-24
7. **IP核库**：Xilinx提供了大量的预封装IP核，如PLL、串行接口、存储器控制器等，方便用户快速构建复杂系统。 对于FPGA开发者而言，Xilinx ISE 14.4不仅是一个强大的设计工具，也是实现创新硬件解决方案的基石。...
sdram.zip_SDRAM ise
09-22
这包括生成合适的控制信号（如CAS、RAS、CS、WE等）、时钟同步、预充电、行/列地址解码以及数据传输。在这个项目中，控制器已经通过了功能仿真，证明其基本功能是正确的。 4. **PLL（Phase-Locked Loop）**： PLL...
【每周一问】Vivado综合时突然OCC模式弹不出来了
OpenFPGA的博客
11-20 881
正常情况下，会出现下面的截图：但是突然某一天发现不弹出该选项框了，怎么解决？首先说一下OOC与global模式是什么？简单一句话来概括两者的关系就是：在OOC模式下，IP成为了一个完全的黑...
运行TCL脚本出现个错误
rc_ll的专栏
05-05 4823
运行clock format [clock seconds] -format "%Y%m%d"时出现了“”
NS2 执行Tcl脚本文件时的错误提示及解决方法
FeelTouch Labs
05-29 8392
1，开始运行脚本时提示如下错误： can't read "link_(2:3)": no such variable     while executing "eval $link_([$n1 id]:[$n2 id]) $op $args"     (procedure "_o3" line 3)     (Simulator duplex-link-op line 3)     i
打开DDR3 IP时出现错误：Failed to generate IP 'ddr3'. Failed to generate 'Custom UI' outputs:的解决方法
yt15751004322的博客
08-02 4446
在程序中打开DDR3块时出现以下情况：Failed to generate IP ‘ddr3’. Failed to generate ‘Custom UI’ outputs:，不能正常打开DDR3 IP。 问题解析：这是文件路径出现不符合的字符，比如中文字符。 解决方法：把路径中的非法字符更改成合法字符即可。 例如出现问题前我工程路径上为E:\yaotao\FPGA\AX7325Kintex...
ISE报错问题集锦(转载)
liang0000zai的专栏
03-22 6131
1、XST - "ERROR:Xst:902 - .v, line xx: Unexpected event in always block sensitivity list." 解决方法：Resolution 1 XST does not currently support logical operators in the sensitivity list. Because these
关于ISE无法生成DDS IP核的问题
ViV587的博客
09-06 2044
直接上error： "E:/*/ipcore_dir/tmp/./_cg/_dbg/./dds_compiler_v4_0/sin_cos.vhd" line 228: Real operand is not supported in this context. ERROR:sim -ERROR:sim -  Process will terminate. For technical suppo...
win10安装 ISE14.7 遇到的问题汇总
hjysgdhr的博客
07-19 7162
win10安装 ISE14.7 遇到的问题汇总
vivado生成pll
最新发布
09-21
在Vivado中生成PLL的方法如下： 1. 打开Vivado，创建一个新的工程并选择目标设备。 2. 在Flow Navigator中选择“IP Integrator”，然后点击“Create Block Design”。 3. 在Block Design中，右键单击并选择“Add IP”，然后搜索并添加“Clocking Wizard” IP核。 4. 双击添加的Clocking Wizard IP核以配置其参数。 5. 在“Configuration”选项卡中，选择生成PLL的相关参数，例如输入时钟频率、输出时钟频率、倍频器等。 6. 完成配置后，点击“OK”以关闭配置窗口。 7. 在Block Design中，将Clocking Wizard的输出连接到需要时钟的模块或外部接口。 8. 在Flow Navigator中选择“Generate Bitstream”以生成比特流文件。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值