- 博客(18)
- 资源 (17)
- 收藏
- 关注
转载 FPGA中加减乘除运算
FPGA中有关加减乘除运算的位宽问题:1:在进行加减乘除运算时一定要注意位宽,保证足够大的位宽,防止数据溢出,如果溢出结果就会出现错误,尤其是加和乘运算,一定要计算好位宽(位宽的计算可以都取其最大值,看最大值计算后的位宽就是最大位宽,采用这个位宽数据就溢出不了)2:除法运算时:除法和减法都是缩小数据,得到的最后结果如果要比原来的位宽小的时候,那取数据的低位,把高位抛弃,取低位的位宽数...
2019-06-24 10:51:00 5509 1
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:03 429
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:03 900
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:03 356
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:03 400
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:02 476
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:02 285
转载 Xilinx-7系列FPGA架构学习 --- 深入理解LUT
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上,逻辑函数发生器存储的是真值表(Truth Table)的内容,而真值表则是通过布尔表达式获得。在vivado中,打开网表文件,选择相应的LUT,在property窗口中可以看到真值表。从逻辑电...
2019-06-21 17:29:02 669
转载 7series 逻辑单元理解
ug768和ug799文档介绍了7系列芯片中包含的基本逻辑单元,对其中常用的单元,进行下分析。1、IOBUF单元 (1)真值表 (2)用途 the design element is a bidirectional single-ended I/O Buffer used to connect internal logic...
2019-06-17 11:17:50 1148
原创 vivado中调用notepad
1、notepad++与vivado关联打开vivado软件,选择菜单栏“Tools——>Options…”,在弹出的对话框中,选择General选项卡,如图1所示。图1 选择General选项卡拉动右边的滚动条到Text Editor栏目,选择“Custom Editor…”,如图2中的1所示。图2 定制编辑器1点击图2中的2,在弹出的对话框中,输入“not...
2019-06-12 15:28:18 7553
转载 ZYNQ基础系列(一) AXI总线通信
PS-PL通信之AXI总线在ZYNQ开发过程中,PS与PL之间的通信是不可避免的,除了MIO与EMIO通信外,还有一种更高速的接口与ARM核通信。本章将创建并测试一个基于高速...
2019-06-12 11:55:57 672
转载 通过RTL电路深入理解阻塞赋值和非阻塞赋值的区别
原文链接: http://blog.sina.com.cn/s/blog_6c7b6f030101hl9t.html稍微接触过Verilog HDL的都对阻塞与非阻塞赋值略知...
2019-06-11 16:32:56 2413
转载 Zynq-7000能干什么
Zynq-7000能干什么1 背景知识因为Zynq-7000 PS(Processing System)端嵌入了Cortex-A9 ARM 处理核以及PL(Programmable Logic)端为基于Kintex-7或者Artix-7的FPGA架构使得Xil...
2019-06-11 11:41:36 2587
转载 第五篇:mig读写时序下板实现
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。软件使用Vivado 2018.1...
2019-06-11 11:23:45 995
转载 第四篇:vivado mig IP的仿真
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。软件使用Vivado 2018.1...
2019-06-11 11:21:23 2898 1
转载 第三篇:mig IP用户读写时序
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。软件使用Vivado 2018.1...
2019-06-11 11:17:31 1998
转载 第二篇:mig IP的创建
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。软件使用Vivado 2018.1...
2019-06-11 11:12:54 1183 2
转载 第一篇:DDR3和mig的介绍-转
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制,旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。软件使用Vivado 2018.1...
2019-06-11 11:10:38 1352
JLinkV8V9OB解决j-link-is-defective,j-link clone
2023-08-05
Borland C++3.1
2010-06-01
6脉冲和12脉冲整流
2008-12-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人