s3c2410时钟电源管理

概要 

　　Clock&power management 模块包含了3部分：Clock控制、USB控制、POWER控制. 

　　时钟控制逻辑单元能够产生2410需要的时钟信号，包括CPU使用的主频FCLK,AHB总线设备使用的HCLK,以及APB总线设备使用的PCLK.2410内部有2个PLL(锁相环)：一个对应FCLK,HCLK,PCLK,另外一个对应的是USB使用(48MHz)。.时钟控制逻辑单元可以在不使用PLL情况下降低时钟CLOCK的频率，并且可以通过软件来驱使时钟和各个模块的连接/切断，这样做可以减少电源消耗。 

　　对于电源控制逻辑单元，2410有许多钟电源管理方法来针对不用任务保持相应的电源消耗。电源管理模块包含了4种方式：NORMAL、SLOW,IDLE,SLEEP。 

　　NORMAL:这个模块支持CPU时钟以及2410相应的外围设备时钟。这个模式下，电源消耗是最大的。它允许通过软件编程来控制外部设备的操作。例如，如果一个定时器Timer不需要时，那么用户可以通过CLKCON寄存器来关闭时钟和Timer相连，来降低电源消耗。 

　　SLOW模式：又叫NON-PLL模式，不同于Normal模式，这个模式使用的时一个外部时钟来直接驱动2410的主频FCLK，不通过PLL,在这个模式下，电源的消耗仅仅和外部时钟频率有关，电源同PLL有关的消耗可以忽略。 

　　IDLE模式：这个模式下CPU的时钟FCLK北关闭，而其他外围设备的时钟还继续工作。因此空闲模式的结果只是能够降低CPU核的电源消耗。注意，任何中断请求都能够将CPU唤醒。 

　　Sleep模式：这个模式关闭了内部电源。因此CPU内部的逻辑单元都没有电源消耗，除了工作在这个模式下的一个wake-up