DSP C6748 与 FPGA 通讯方式的选择

最新推荐文章于 2021-06-04 08:48:15 发布

GCHENGDY

最新推荐文章于 2021-06-04 08:48:15 发布

阅读量7k

点赞数 4

文章标签： DSP FPGA EMIF

本文链接：https://blog.csdn.net/gchengdy/article/details/44963669

版权

本文探讨了在TI C6000 DSP平台上，使用DSP C6748与FPGA进行通讯时，EMIFA和UPP两种接口的选择。EMIFA提供地址线和控制信号，适合访问多个寄存器，而UPP无地址线，通过FIFO实现高速数据传输，适用于图像处理等需要大量实时数据交换的场景。官方测试数据显示，经过DMA优化后的EMIFA通信速率可达46.96MB/s（写）和41.62MB/s（读），而UPP的速率更高。选择接口应根据实际需求来决定。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

最近刚接触TI 的C6000 DSP平台，购买了“广州创龙”的“TL138_1808_6748-EVM”开发板，该开发板由核心板与底板组成，可以方便测试，并提供了大量的例程关键是有视频教程，就像十天学会单片机的视频一样比较适合初学者入门。现在想自己做个底板，对于DSP与FPGA采用哪种接口方式还是比较纠结。创龙官方既提供了EMIFA的例程也提供了UPP的例程。本人之前对EMIFA于FPGA通讯有所了解，但是对UPP接口还不是很清楚。查阅了很多资料，对两种通讯方式大概有了个了解，在此分享一下，理解有误的话，还请大神指点。

1，EMIFA即外部存储器接口，UPP即通用并行接口。EMIFA有地址线和数据线，片选信号，读写使能信号；而UPP只有两个数据通道，没有地址线的概念，是通过START/ENABLE/WAIT/CLOCK信号控制数据的传输和同步。所以，一般使用UPP都是在FPGA里生成一个FIFO，DSP通过UPP接口连续的读取FIFO里的数据，或把数据写入FIFO，而不像EMIFA先要发送地址信号然后读取或写入数据。所以UPP的通讯速率要比EMIFA高很多。UPP时钟可以达到75MHz，使用上升沿下降沿均锁存数据的话吐量可以达到150MB/S。而EMIFA的时钟最高为148MHz，对于CS0的SDRAM来说，这即是同步接口的时钟频率；对于异步接口来说，这是模块的工作时钟，异步接口的时序由SETUP/STROBE/HOLD三个阶段组成，所以数据通信速率肯定比UPP慢。EMIFA的通讯速率广州创龙官方给出的测试数据是：

EMIF_FPGA通信案例是CPU直接读写数据，数据吞吐率为：

向FPGA写数据：4.54MB/s；