2021-06-11

本文详细介绍了使用Verilog进行SR锁存器延迟实验的过程,通过视频链接提供了直观的演示。实验中探讨了Verilog代码实现、逻辑延迟以及锁存器工作原理,对于数字逻辑设计和FPGA学习者具有指导意义。
摘要由CSDN通过智能技术生成

Verilog — SR锁存器延迟实验
【Verilog SR锁存器延迟模型-哔哩哔哩】https://b23.tv/rH6W7w

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值