HLS
关注
分享
扫一扫
文章平均质量分 91
不完美先生_
西安电子科技大学星智云图工作室（StarImagine Studio of Xidian University）。
展开
-
Vivado HLS 程序优化（基础实例）（高级综合）（FPGA）
前言（本文基于赛灵思官方HLS文档UG871中的7.1节）： 在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。 Vivado HLS拥有自动优化的功能，试图最小化loop和function的latency，为了实现这一点，软件会在loop和function上并行执行尽可能多的操作（比如说，在function级别上，高级综合总是试图...原创 2018-04-22 22:39:19 · 8493 阅读 · 2 评论 -
Vivado HLS中的TCL命令接口（脚本语言）（高级综合）（FPGA）
前言：这个实例源于赛灵思的官方HLS手册——（UG871），展示了如何基于已存在的Vivado HLS工程来创建一个TCL脚本命令和如何应用TCL接口(已存在的工程为"lab1"，使用TCL新建立的工程为“lab2”)，软件版本2013.4和2017.4均亲测有效。一、步骤1：建立TCL文件。1、打开Vivado HLS 命令提示符2、在windows系统中，采用“Start>All Pro...原创 2018-04-22 21:44:09 · 7025 阅读 · 2 评论 -
Vivado HLS 开发步骤（高级综合）（FPGA）
对于Vivado Hls来说，输入包括Tesbench，C/C++源代码和Directives，相应的输出为IP Catalog，DSP和SysGen，特别的，一个工程只能有一个顶层函数用于综和，这个顶层函数下面的子函数也是可以被综合的，会生成相应的VHDL和Verilog代码，所以，C综合后的RTL代码结构通常是跟原始C描述的结构是一致的，除非是子函数功能很简单，所需要的逻辑量很小。 通常在...转载 2018-04-19 20:50:51 · 6148 阅读 · 0 评论 -
Vivado HLS 开发流程简介（高级综合）（FPGA）
在传统的FPGA设计流程中，一般是自顶向下的模块化设计，这些模块包括用户自己编写的RTL或者是供应商提供的IP核。而在Xilinx新推出的高生产力设计流程中是以IP为核心的，把所有的模块都看做是IP，封装为IP，最主要的是IP的设计是基于C语言的，最后通过HLS将C语言代码转化为RTL，这能极大的加快设计进程。从这段时间的学习来看，HLS综合出来的电路比我自己写的RTL更省资源，在时...原创 2018-04-18 09:18:38 · 13440 阅读 · 1 评论