实验三
1. 实验目的
(1)
(2)
(3)
(4)
(5)
2. 实验原理
本实验仿真单总线结构的运算器,原理如图2-4所示。
电路图中,上右下三方的8条线模拟8位数据总线;K8产生所需数据;74244层次块为三态门电路,将部件与总线连接或断开,切记总线上只能有一个输入;两个74273层次块作为暂存工作寄存器DR1和DR2;两个74374层次块作为通用寄存器组(鉴于电路排列情况,只画出两个通用寄存器GR1和GR2,如果可能的话可设计4个或8个通用寄存器);众多的开关作为控制电平或打入脉冲;众多的8段代码管显示相应位置的数据信息;核心为8位ALU层次块。
图2-4 单总线结构的运算器示意图
相应的电路可参考图2-8所示。
3. 实验内容
在Multisim画出电路图并仿真,完成如下操作。
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
(10)完成GR1∨GR2→GR2。
(11)完成GR1⊕GR2→GR1。
(12)~GR1→GR2。(“~”表示逻辑非运算)
(13)~GR2→GR1。
1:X1,是信号产生的作用,是由八个单刀双掷开关组成,获得电路中A和B的值。X2是负责控制K8产生的数据是否进入总线。X6,X3判断是否获得总线的数据传输,进而得到数值A和数值B的值,后面的两个显示器用来显示传输进来的结果,再通过数据锁存器保存得到AB的值。显示器用来显示数据锁存的结果。AB的值通过芯片ALU计算得到结果,再通过三态门传输到GR1或者GR2中。
2:74ls244,是一个三态门,主要控制总线的数据传输。本电路中是由两个74ls244合并而成,由两个四位的三态门合并成一个八位的三态门。输入信号G使能端,低电平有效。
3:74LS273是一个寄存器,负责锁存数值A和数值B。CLK在时钟沿到来时有效
4:74LS374是一个寄存器,负责从总线中获得数值A和数值B的数据。再通过总线传输给74LS273。
5:K8产生任意数据存入GR1中,X2,G为低电平;X6,X3为高电平;X10,OC为低电平,拨动CLK就能得到K8产生的数据存入CR1。X12为高电平。X9,OC为高电平,X11为高电平。理论结果:U5,U15,U13,U17,U25为零;U19,U1值结果一样,为K8产生的值。实际结果与理论结果一致。顺利存入到GR1中。
6:K8产生任意数据存入到GR2中,X2,X9控制端为低电平,X9时钟沿触发产生结果存入到GR2中。理论结果:U5,U6结果和U11,U12结果一致。
7:完成GR1加上GR2结果存入到GR1中,首先由K8依次产生数据A和数据B,数据A存入到GR1中,再通过总线传输到X8中获得结果A的值,数据B同理存入到X4中。之后,再由ALU计算出结果来,通过总线传输到GR1中。例如:2+11=13,即2+B=D【00000010+00001011=1101】12+7=19【00001100+00000111=00010011】,即C+7=13H
8:GR1-GR2->GR2;255-63=192;11111111-00111111=11000000;FF-3F=C0;
9:GR1与上GR2,结果存到GR2中。同理使ALU中M=1,S3 S2 S1 S0为1011;
10:GR1或上GR2,结果存到GR2中。使ALU中M=1,S3 S2 S1 S0为1110;
11:GR1异或GR2结果存到GR1。使ALU中M=1,S3 S2 S1 S0为0110;
12:GR1取非存到GR2中,使ALU中M=1,S3 S2 S1 S0为0000;
13:GR2取非存到GR1中,使ALU中M=1,S3 S2 S1 S0为0000;
总结:
本实验电路模拟了CPU的工作方式,总线中,始终只有一个信号在传输,保证数据的准确性。74LS244芯片使三态门总线驱动,控制总线传输的开关。74LS273使一个寄存器,用于数值的锁存,CLR为控制端,CLK为时钟使能端,时钟沿到来时方有效。74LS374由八个D触发器组成,CLK使时钟使能端,时钟沿到来时,方有效,OC为使能端。通过这次学习了解了电子设计的基础知识,对常用芯片加深了认识。