THRIVE-ChipGen：为AI增强型RISC-V数据流架构定制芯片生成器

THRIVE-ChipGen：为AI增强型RISC-V数据流架构定制芯片生成器

thrive-chipgen项目地址:https://gitcode.com/gh_mirrors/th/thrive-chipgen

项目介绍

THRIVE-ChipGen（TCG）是一款芯片生成器，能够根据用户定义的配置自动生成（System）Verilog RTL代码、测试平台、软件API和验证测试用例。TCG专注于以RISC-V为中心的数据流架构，并结合AI增强功能，通过不同的配置实现特定硬件架构，以适应不同的AI应用需求。

项目技术分析

TCG框架的核心在于其三个主要组件：

1. mako中心的敏捷设计工具：

   • VPy：用于提高编码效率和降低错误率的RTL生成工具。
   • mako：基于Python的模板库，能够在RTL文件中嵌入Python代码，极大提升设计的可配置性。

2. IP资源库：包含内部开发的IP、开源硬件和第三方IP等基础构建块。

3. 四个生成器：

   • RTLBaseGen：根据硬件配置生成基础单元。
   • RTLConfigGen：采用层次化集成风格生成从PE级到芯片级的所有顶层模块。
   • SWGen和TBGen：生成相应的验证环境、冒烟测试用例和软件API。

项目及技术应用场景

TCG适用于需要快速原型设计和验证的FPGA和ASIC项目，特别是在AI加速器和数据流处理领域。其高度可配置的特性使其能够适应从简单的数据处理到复杂的AI模型训练等多种应用场景。

项目特点

• 高度可配置性：用户可以根据特定需求定制硬件架构，包括内部拓扑连接、RISC-V数量、DSA功能和类型等。
• 自动化生成：从RTL代码到测试平台和软件API的一键生成，大幅提升开发效率。
• 模块化设计：基于mako模板和VPy工具，支持快速迭代和错误修正。
• 全面的验证支持：提供可配置的测试平台和简单的冒烟测试用例，确保设计的正确性和可靠性。

通过THRIVE-ChipGen，开发者能够以前所未有的速度和灵活性，构建和验证针对特定AI应用的硬件架构。无论是学术研究还是工业应用，TCG都将成为您不可或缺的得力助手。

thrive-chipgen项目地址:https://gitcode.com/gh_mirrors/th/thrive-chipgen