greatdan-CSDN博客

前几天在微信公众号看了一个大佬对于如何实现一个简易计算器的思路分享，学到很多。于是在LeetCode上找到原题码了码，在此记录一下自己的心得。先放上原题：LeetCode-224 ：Basic CalculatorImplement a basic calculator to evaluate a simple expression string.The expression stri...

2020-03-06 14:53:16 281

原创 FMC150配置和使用（三）ads62p49

对于芯片的配置在前两个篇章已经详细介绍过了，无非就是仔细看芯片的数据手册，然后不断试错。这一章就重点讲一讲配置ads62p49需要我们注意的地方。SPI时序图这里需要注意的是，对于ads62p49，输入数据是在SCLK的下降沿锁存，上升沿改变，和前两个芯片不太一样。另外，如果芯片寄存器是软复位的话，RESET得一直置零，而不是输出脉冲。输出数据格式如果是LVDS输出的话，对应如下时序图。...

2019-10-27 21:17:06 1685

接着上一篇《FMC150配置和使用（一）cdce72010》，这一篇介绍dac3283，以及如何配置和使用它。DAC3283和cdce72010以及后续要介绍的ads62p49一样，他们三个芯片都是TI公司研发的可以在TI官网找到相应的资料，也可以在TI中文论坛里发布自己遇到的问题或者查看他人遇到的问题。DAC3283是一个具有双通道，支持16位差分输入（转成单端就是8位了），转换速率最高可...

2019-10-27 20:32:19 1045 1

原创 FMC150配置和使用（一）cdce72010

FMC150是什么？FMC是一种标准的名称，FMC150则是符合FMC标准的四通道ADC/DAC子卡，可以和一些FPGA相连扩展其功能。该卡提供两个14位A/D通道和两个16位D/A通道，可由内部时钟源提供或外部提供采样时钟。Related DocumentsFMC150_user_manual（FMC150用户手册）Datasheet CDCE72010Datasheet ADS6...

2019-10-27 18:01:21 1844 1

原创在VIVADO下使用ILA（逻辑分析仪）引发的深思

最近在配置一款时钟同步芯片(CDCE72010)，具体通过配置内部寄存器来输出不同频率的时钟。这块芯片有一个时钟输入(491.52MHz)，它的一路输出时钟是输入时钟的二分频，也就是(245.76MHz)。这一路输出是给FPGA的，所以我打算通过在FPGA内部产生一个491.52MHz的时钟作为ILA的采样时钟来抓取这一路输出时钟，以验证配置寄存器是否成功。但是万万没想到，在ILA上观察，每次都...

2019-10-24 22:01:30 3234 2

原创关于C++的除法运算和取余运算

参考《C++ Primer》第五版除法运算在C++中，整数相除的结果还是整数（除数不能为0），例如：int val1 = 21/6; //val1是3，余数被直接抛弃int val2 = 21/7; //val2是0在除法运算中，如果两个运算对象的符号相同则商为正，否则商为负。C++语言的早期版本允许结果为负值的商向上取整或向下取整，C++11新标准则规定商一律向0取整（即直接切除...

2019-07-19 12:51:22 52225 4

原创二叉树的一些基本概念

二叉树(Binary Tree)结点(Node)：组成二叉树的基本单元。从图中可以看出，结点又有根结点(Root Node)，子结点(Child Node)，左结点(Left Node)，右结点(Right Node)之分。度：结点连接的子结点的个数。二叉树规定几个结点的度不能超过2。深度：描述树的层数。图中二叉树的深度为3。子树：从图中还能看到左子树和右子树，在二叉树中子树的次序不能...

2019-07-16 19:52:58 380

原创对i++和++i的理解浅谈

参考：https://blog.csdn.net/u012679707/article/details/80313425这次是在参考leetcode大老代码时想到的问题：i++和++i区别到底在哪？这个问题在本科的时候就一直困扰着我，今天也算是理解了。代码分析vector<int> digits = {1, 2, 3, 9}; for (int i=digits.siz...

2019-07-13 21:17:16 255

原创用Verilog写一个串口接收程序

用Verilog写一个串口接收程序欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入...

2019-07-12 16:02:26 5335

原理图开源 JTAG for Xilinx FPGA

基于FT232HQ芯片制作的Xilinx-FPGA JTAG下载器，原理图开源。最大速度支持30MHz，支持多种电平。

2024-05-09

FMC150配置

开发环境是vivado2017.2，硬件描述语言是Verilog。这个文件包含了如何配置FMC150的代码。

2019-10-29

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

gratdan的博客

原创 Xilinx 7系列 Ultrascale Ultrascale+ FPGA 选型指南

原创 Xilinx FPGA累加器-资源性能评估

原创 verilog testbench-产生时钟复位

原创关于FIFO Generator IP和XPM_FIFO在涉及位宽转换上的区别

原创加速vivado编译工程

原创 Xilinx FPGA底层逻辑资源简介(1)：关于LC，CLB，SLICE，LUT，FF的概念

原创关于verilog不能处理数组端口的解决方法

原创 Altium Designer入门项目之自制《USB to 串口》

原创 [LeetCode] Basic Calculator I II III 总结