FPGA
文章平均质量分 55
_(*^▽^*)_
个人水平有限,如果有写错的地方,或者可以改进的地方,希望网友能够批评指正!
展开
-
FPGA(5)数码管静态显示与动态显示
目录一、数码管静态显示二、数码管动态显示1、变量定义2、定时(60us)3、动态显示代码一、数码管静态显示FPGA的数码管有4位,8段。(位和段都是共阳,即低电平有效)下面用4位(所有)数码管,显示数字“1”://数码管(共阳:低电平有效)//FPGA的数码管:段选和位选都共阳module my_and(dig, seg);output wire [3:0] dig; //位选(选定某一个数码管)output wire [...原创 2021-11-20 22:28:26 · 12657 阅读 · 0 评论 -
FPGA(4)晶振与计数器 -- 实现定时器(led定时闪烁、蜂鸣器频率控制(单响)、蜂鸣器报警(频带控制,多响))
0决定与,1决定或。一、验证与门只要有一个按键按下,结果即为低电平,灯亮。assign led1 = key1&key2; //与门(只要有一个按键按下,则结果为低电平,灯亮)//验证与门、与非门module my_and //my_and:文件名称( //1、配置输入输出变量input wire key1, //输入引脚key1input wire key2, //输入引脚key2output wire led1, //输出引脚led1...原创 2021-11-19 21:43:57 · 5508 阅读 · 1 评论 -
FPGA(3)验证数字逻辑(与门、与非门、二选一数据选择器、2-4译码器、半加器、全加器)
0决定与,1决定或。一、验证与门只要有一个按键按下,结果即为低电平,灯亮。assign led1 = key1&key2; //与门(只要有一个按键按下,则结果为低电平,灯亮)//验证与门、与非门module my_and //my_and:文件名称( //1、配置输入输出变量input wire key1, //输入引脚key1input wire key2, //输入引脚key2output wire led1, //输出引脚led1...原创 2021-11-18 11:56:46 · 8735 阅读 · 1 评论 -
FPGA(2)基础语法 -- 按键控制led(alway@语句)
目录1、module 文件名(端口)2、声明关键字3、always@语句代码1、module 文件名(端口)注:这里最好养成习惯,只在文件名后面的括号中声明引脚变量,输入输出、关键字类型等等都放到后面定义。//verilog基础语法(always)module my_and(key1, led1);//注:一旦在module后面的括号中指定了input/output,后面就不能再增加类型了,//所以最好不要在括号内定义input/output类型2、声明关键.原创 2021-11-17 12:03:17 · 969 阅读 · 0 评论 -
FPGA(1)基础入门 -- 按键控制led灯
目录效果说明1、配置输入输出变量2、变量赋值3、配置引脚(输入输出变量)代码效果说明key1按键按下,led1被点亮。key2按键按下,led2被点亮。1、配置输入输出变量input wire key1, //输入引脚key1input wire key2, //输入引脚key2output wire led1, //输出引脚led1output wire led2 //输出引脚led22、变量赋值可以发现LED灯正常状态是低电平点亮.原创 2021-11-16 20:56:39 · 3825 阅读 · 0 评论