stm32f4时钟

SYSCLK生成AHB时钟(即:HCLK

假设此时我们已经选择PLL作为系统时钟源,且PLL倍频至168M,即SYSCLK=168M


那么AHB的最高频率就为168MHz


AHB的预分频因子为1512


AHB时钟继续分割得到APB时钟(PCLK)

PCLK1(APB1 时钟)


评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值