自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

叮咯咙咚呛36的博客

DIGITAL IC DESIGNER

  • 博客(74)
  • 资源 (16)
  • 收藏
  • 关注

转载 数字IC设计工程师的知识结构(转载学习)

I. 技能清单作为一个真正合格的数字IC设计工程师,你永远都需要去不断学习更加先进的知识和技术。因此,这里列出来的技能永远都不会是完整的。我尽量每年都对这个列表进行一次更新。如果你觉得这个清单不全面,可以在本文下留言,我会尽可能把它补充完整。语言类Verilog-2001/ VHDLSystemVerilog/ SystemCMakefile/ Perl/ Python/ ShellTcl工具类N...

2018-03-20 11:38:48 5796 2

原创 IC 芯片设计(5)

SOC中断机制1、中断意义:指示状态变化,提高CPU的工作效率2、中断类型:边沿中断、电平中断3、中断分级:一级中断、二级中断4、多中断模式:中断优先级、中断嵌套5、中断处理:堆栈管理、中断清除、中断屏蔽、中断服务程序6、中断控制器:重中之重SOC-DMA1、DMA意义:数据搬移、提高CPU工作效率2、DMA位置:系统集成、模块内嵌3、DMA类型:单段搬移、链表式(Scatter-gather)4...

2018-03-19 22:13:06 456

原创 IC 芯片设计(4)

2018-03-19 21:54:07 320

原创 IC 芯片设计(3)

SOC数据访问、控制访问和总线仲裁总线仲裁的两大因素:带宽bandwidth和延迟 latency       e.g.  GPU需求大带宽、CPU和UI接口需求低延迟仲裁机制:       固定优先级的仲裁:低优先级的会被饿死       循环式优先级:机会均等,但是未考虑带宽和延迟的因素       加权循环式优先级:带加权系数       随机性的仲裁:。。。。。。...

2018-03-16 23:00:02 455

转载 跨时钟域信号传输(二)——数据信号篇

PS:转载请标明出处 http://www.cnblogs.com/IClearner/;本文如有错误,欢迎留言更正。因为学习了其他方面的知识,耽搁了更新。今天我们就聊聊跨时钟域中的数据信号传输的问题。主要内容预览:   ·使用握手信号进行跨时钟域的数据传输  ·FIFO的介绍  ·在进行FIFO的RTL设计前的问题  ·FIFO的RTL设计(与仿真测试)  ·跨时钟域中的数据信号传输总结 一、使...

2018-03-16 09:44:24 2951

转载 跨时钟域信号传输(一)——控制信号篇

PS:转载请标明出处:http://www.cnblogs.com/IClearner/p/6485389.html ;文章有错请评论留言;谢谢。  最近我整理了一下跨时钟域设计的一些知识,一方面这与亚稳态有关系,承接前面讲到的内容,一方面当做复习吧。主要内容主要是是围绕跨时钟域展开的,主要内容概览:    ·跨时钟域与亚稳态    ·跨同步时钟的控制信号传输    ·时钟同源,周期之间非整数倍的...

2018-03-16 09:41:01 1758

转载 IC 芯片设计(2)

http://blog.csdn.net/qq_30953277/article/details/52174482代码覆盖率常见的几种方式浅谈在做单元测试时,代码覆盖率常常被拿来作为衡量测试好坏的指标,甚至,用代码覆盖率来考核测试任务完成情况,比如,代码覆盖率必须达到80%或 90%。于是乎,测试人员费尽心思设计案例覆盖代码。用代码覆盖率来衡量,有利也有有弊。本文我们就代码覆盖率展开讨论,也欢迎同...

2018-03-15 16:16:59 427

原创 FPGA spi全双工 MISO输出

近日,在调试STM32(主)-FPGA(从) SPI主从模式数据传输中,因没有理解SPI时序,出现STM32接收MISO管脚的数据存在重复、误码等现象,现将正确的FPGA侧代码留存,以供参考 ...

2018-03-15 15:05:30 1663

原创 IC 芯片设计(1)

2018-03-14 22:47:05 439

原创 system verilog 学习 (一)

一般情况下,编写代码时如能按照以下8条原则就可以避免90%-100%由Verilog代码引起的冒险竞争现象:1)时序逻辑----使用非阻塞赋值2)锁存器----使用非阻塞赋值3)用always块生成的组合逻辑----用阻塞赋值4)在同一个always块中既有时序逻辑又有组合逻辑---   用非阻塞赋值5)在同一个always块中不要既用阻塞赋值又用非阻塞赋值6)不要在一个以上的always块中对同...

2018-03-11 21:24:06 1374

原创 记一次FPGA面试记录,用于自省

记录这次奇葩的面试记录,以警醒自己,遇人遇事,需要保持平和的心态。前因:处于求职的阶段,接到一“专注FPGA验证 ****只为更好服务芯片领域”的副总电话,“想约你见面谈一下”,“1.ASIC 验证平台 仿真加速器 2.视频编解码技术另外我们还有另外一块业务,做高性能区块链技术”经过1:历时2小时,18:00到该司(副总之前说技术一般到八九点,那么晚么问题。。。反感+1),副总叫来技术主管,告诉他...

2018-03-03 20:50:29 469

原创 VIVADO GTXE2_COMMON ERROR

在GTX 使用过程中,如果板卡的设计存在问题,如GTX_REF_CLK、GTX_CLK不在同一bank, 有时会遇到GTXE2_COMMON ERROR解决方案1、修改GTX 底层文件 GTX_REF_CLK的配置2、屏蔽部分GTX COMMON底层文件...

2018-02-28 15:54:25 3929

原创 读书笔记 Advanced FPGA(6)Clock Domains

SUMMARY OF KEY POINTS. Clock synchronization issues are generally not repeatable and will affectthe reliability of the FPGA design.. Metastability can cause catastrophic failures in the FPGA.. The pha...

2018-02-28 15:21:40 275

原创 读书笔记 Advanced FPGA(5)High-Level Design

SUMMARY OF KEY POINTS. Graphical state machines are much easier to read and allow for automaticspeed/area optimizations.. Of key importance is the readability of the top level of abstraction wherethe ...

2018-02-28 11:36:33 585

转载 快速上手Requests

http://docs.python-requests.org/zh_CN/latest/user/quickstart.html首先,确认一下:Requests 已安装Requests 是最新的让我们从一些简单的示例开始吧。发送请求使用 Requests 发送网络请求非常简单。一开始要导入 Requests 模块:>>> import requests然后,尝试获取某个网页。...

2018-02-27 22:11:54 221

原创 读书笔记 Advanced FPGA(3)Architecting Power

SUMMARY OF KEY POINTS. Clock control resources such as the clock enable flip-flop input or a globalclock mux should be used in place direct clock gating when they areavailable.. Clock gating is a dire...

2018-02-27 15:09:05 267

原创 读书笔记 Advanced FPGA(2)Architecting Area

SUMMARY OF KEY POINTS. Rolling up the pipeline can optimize the area of pipelined designs withduplicated logic in the pipeline stages.. Controls can be used to direct the reuse of logic when the share...

2018-02-27 10:54:43 261

原创 读书笔记 Advanced FPGA(1)Architecting Speed

SUMMARY OF KEY POINTS. A high-throughput architecture is one that maximizes the number of bitsper second that can be processed by a design.. Unrolling an iterative loop increases throughput.. The pena...

2018-02-26 16:30:16 231

转载 基于FPGA软核MicroBlaze的嵌入式C编程经验及技巧小结

基于FPGA软核MicroBlaze的嵌入式C编程经验及技巧小结作者:宫易政 时间:2012年4月4日引言:最近在完成“用MicroBlaze下的嵌入式C编写testbench实现对芯片功能验证”的过程中查阅了FPGA的EDK的相关知识、MicroBlaze的相关知识、嵌入式C的主要语法、编程技巧等,获得了很多知识,并成功应用到实验中,顺利完成了预期的任务。现将读书总结和任务经验列于下,目的一是将...

2018-02-26 13:57:58 8039 1

转载 anaconda下安装库出现UnsatisfiableError问题

利用命令行在Anaconda Prompt 安装PIL利用命令conda install PIL出现问题如下:(D:\Program Files\Anaconda3) C:\Users\lee>conda install PILFetching package metadata ...........Solving package specifications: .Unsatisfi...

2018-02-24 10:28:56 24923

原创 Python 练手1

1、输入三个整数x,y,z,请把这三个数排序string=raw_input("请输入三个数字,格式如 'a,b,c':")li=string.split(",")li2=[int(i) for i in li]li2.sort()print li2# li2.sort(reverse=True)li2.reverse()print li22、输入某年某月某日,判断这

2018-01-16 21:06:28 249

原创 ZYNQ PL和LINUX AXI-BRAM 写入

       最近在调试ZYNQ-7010系列的版块时,PL与Linux系统通过AXI-BRAM进行32bit数据交互,发现经常出现bram内存未更新,一直困扰了两天,一度找不到背锅侠,哈哈,最终原因还是在PL侧,解决思路如下:1、降低AXI-BRAM 系统clk频率(暂认定为主要原因,具体仍需研究datasheet)--->> CLK_100MHz降为CLK_50MHz因为手册中提到...

2018-01-15 22:35:07 3730 4

转载 Python格式化输出%s和%d

python print格式化输出。1. 打印字符串print ("His name is %s"%("Aviad"))效果:2.打印整数print ("He is %d years old"%(25))效果:3.打印浮点数print ("His height is %f m"%(1.83))效果:

2018-01-15 22:13:02 312

转载 python程序退出方式

1. sys.exit()执行该语句会直接退出程序,这也是经常使用的方法,也不需要考虑平台等因素的影响,一般是退出Python程序的首选方法.该方法中包含一个参数status,默认为0,表示正常退出,也可以为1,表示异常退出.1234import syssys.exit()sys.exi

2018-01-15 22:07:29 860

原创 字符串转换、检测、截取实例

# -*- coding: UTF-8 -*-string="data : 80 01 02 03 04 05 fa a1 11 22 33 44 55 66 77 88 cc a1 01 02 03 04 05 06 07 08 cc"print(len(string))str=": 80"n=string.find(str)# Python find() 方法检测字符串中是否包

2018-01-14 17:46:36 236

转载 python常用的十进制、16进制、字符串、字节串之间的转换

整数之间的进制转换:10进制转16进制: hex(16)  ==>  0x1016进制转10进制: int('0x10', 16)  ==>  16类似的还有oct(), bin()-------------------字符串转整数:10进制字符串: int('10')  ==>  1016进制字符串: int('10', 16)  ==>  161

2018-01-14 13:31:34 10099

转载 Python 列表(List)

Python 列表(List)序列是Python中最基本的数据结构。序列中的每个元素都分配一个数字 - 它的位置,或索引,第一个索引是0,第二个索引是1,依此类推。Python有6个序列的内置类型,但最常见的是列表和元组。序列都可以进行的操作包括索引,切片,加,乘,检查成员。此外,Python已经内置确定序列的长度以及确定最大和最小的元素的方法。列表是最常用

2018-01-14 13:19:01 211

转载 Python split()方法

描述Python strip() 方法用于移除字符串头尾指定的字符(默认为空格)。语法strip()方法语法:str.strip([chars]);参数chars -- 移除字符串头尾指定的字符。返回值返回移除字符串头尾指定的字符生成的新字符串。实例以下实例展示了strip()函数的使用方法:#!/usr/bin/

2018-01-14 13:18:16 240

转载 Python bytes decode() 方法

描述bytes decode() 方法以指定的编码格式解码 bytes 对象,默认编码为 'utf-8'。对应的编码方法:encode() 方法 。语法Python bytes decode() 方法语法:1B.decode([encoding="utf-8"][,errors="strict"])

2018-01-14 12:58:20 1435

转载 Python 字符串操作(string替换、删除、截取、复制、连接、比较、查找、包含、大小写转换、分割等)

去空格及特殊符号s.strip().lstrip().rstrip(',')复制字符串#strcpy(sStr1,sStr2)sStr1 = 'strcpy'sStr2 = sStr1sStr1 = 'strcpy2'print sStr2连接字符串#strcat(sStr1,sStr2)sStr1 = 'strcat'sStr2 = '

2018-01-14 12:09:52 2101

原创 Win7 python环境下安装dlib库

最近很火的,用Python给头像加上圣诞帽用到的工具:OpenCV(对python 2.7支持度高)dlib(dlib的人脸检测比OpenCV更好用,而且dlib有OpenCV没有的关键点检测。)环境搭建:import numpy as np import cv2import dlib解决方案1、对于比较新的Win 7系统,首选尝试该方案

2018-01-11 22:08:36 565

转载 Python 字典(Dictionary) get()方法

描述Python 字典(Dictionary) get() 函数返回指定键的值,如果值不在字典中返回默认值。语法get()方法语法:dict.get(key, default=None)参数key -- 字典中要查找的键。default -- 如果指定键的值不存在时,返回该默认值值。返回值返回指定键的值,如果值不在字典中返回默认值

2018-01-10 22:21:41 305

转载 Python中的sort()方法使用基础

一、基本形式sorted(iterable[, cmp[, key[, reverse]]])iterable.sort(cmp[, key[, reverse]]) 参数解释: (1)iterable指定要排序的list或者iterable,不用多说; (2)cmp为函数,指定排序时进行比较的函数,可以指定一个函数或者lambda函数,如:    

2018-01-10 22:04:36 316

转载 Python读取键盘输入的2种方法

Python提供了两个内置函数从标准输入读入一行文本,默认的标准输入是键盘。如下:1.raw_input2.inputraw_input函数raw_input() 函数从标准输入读取一个行,并返回一个字符串(去掉结尾的换行符):代码如下:str = raw_input("Enter your input: ");  print "Received input i

2018-01-10 21:21:37 19541

在ARM Linux下使用GPIO模拟SPI时序详解

在ARM Linux下使用GPIO模拟SPI时序详解.pdf

2018-02-25

Advanced FPGA Design

FPGA高级设计,讲解FPGa设计的高级技术,非常实用。清晰版 (Senior FPGA design, FPGA design on high-level technology, very useful. Clear version)

2018-02-26

ASIP designer 概论

ASIP是synopsys提供的一种快速迭代处理器设计的解决方案,目前国内应用在5G基带(海思),AI算法(云飞)等方向。

2022-05-28

asip brochure

ASIP是synopsys提供的一种快速迭代处理器设计的解决方案,目前国内应用在5G基带(海思),AI算法(云飞)等方向。

2022-05-28

68个标记点的dlib官方人脸识别模型,用于构建dlib的特征提取器

68个标记点的dlib官方人脸识别模型,用于构建dlib的特征提取器

2018-01-03

无线通信FPGA设计及源码.rar

无线通信FPGA设计及源码.rar,,,,,matlab 和FPGA代码均有

2018-02-25

按键控制 verilog程序 钢琴演奏 fpga

钢琴演奏 fpga 按键控制 verilog程序,已验证,代码简单易懂,适合verilog验证学习。

2014-04-29

dlib官方人脸识别模型,用于构建dlib的特征提取器(predictor)

shape_predictor_5_face_landmarks.dat.bz2 /5个标记点的dlib官方人脸识别模型,用于构建dlib的特征提取器(predictor)

2018-01-03

verilog学习资料

初学者适用,verilog一些基本资料,打包

2013-01-08

通信IC设计 下

本书系统讲解了基带芯片的理论与设计实现。全书内容涉及通信IC设计知识、通信系统基础知识以及通信相关的理论知识等基础知识;还有广播基带芯片、无线(WiFi)基带芯片、LTE基带芯片的设计实现等实战知识。

2018-02-23

Cadence高速电路板设计与仿真(第4版)——原理图与PCB设计.pdf

本书以Cadence Allegro SPB 16.2为基础,以具体电路为范例,详尽讲解元器件建库、原理图设计、布局、布线、仿真、CAM文件输出等PCB设计的全过程,包括原理图输入及器件数据集成管理环境的使用,中心库的开发,PCB设计工具的使用,以及高速信号仿真工具的使用等。无论是对前端设计开发(原理图设计),还是对PCB板级设计,以及PCB上的高速电路分析,本书都有全面的参考和学习价值。 本书适合对PCB设计有一定基础的中、高级读者阅读,也可作为电子及相关专业PCB设计的培训用书,还可作为高级电子产品研发人员的技术参考书。

2018-02-24

ARM SoC体系结构(中文版)

本书的特点是将基于ARM微处理器核的SoC设计和实际嵌入式系统的应用集成于一体,对于基于ARM核的SoC设计和嵌入式系统开发者来说是一本很好的参考手册

2018-03-20

机器学习书籍汇总_1.rar

机器视觉算法与应用.pdf; 机器学习实战.pdf 计算机视觉_一种现代方法.pdf 面向机器智能的TensorFlow实践 (智能系统与技术丛书).pdf 最完整的机器视觉培训教程(书签版).pdf

2018-04-02

冈萨雷斯数字图像处理matlab版源码

冈萨雷斯数字图像处理matlab版源码.

2015-12-28

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除