arm中的PLL，MPLL，UPLL，FCLK，HC…

S3C2440 CPU主频可达 400MHz ，开发板上的外接晶振为 12M ，通过时钟控制逻辑的PLL（phase locked loop，锁相环电路）来倍频这个系统时钟。2440有 两个PLL （phase locked loop）一个是 MPLL ，一个是 UPLL 。UPLL专用于 USB设备 ，常用频率为 48MHz 和 96MHz 。MPLL用于 CPU及其他外围器件 ，用于产生 FCLK ，  HCLK ，  PCLK 三种频率，上电时，PLL并没有被启动，FCLK=Fin=12MHz，若要提高系统时钟，需要软件来启动PLL。

     1，FCLK 是 CPU 提供的时钟信号。 

     2，HCLK 是为AHB总线提供的时钟信号， Advanced High-performance Bus，主要用于 高速外设 ，比如内存控制器，中断控制器，LCD控制器， DMA 等。 

     3，PCLK 是为APB总线提供的时钟信号，Advanced Peripherals Bus，主要用于 低速外设 ，比如看门狗，UART控制器， IIS, I2C， SDI/MMC, GPIO，RTC and SPI等。

来源： <<a href="http://blog.chinaunix.net/uid-28458801-id-4426216.html">http://blog.chinaunix.net/uid-28458801-id-4426216.html>