第三节 计算机结构的简化模型

模型机
由存储器与CPU组成，两者之间使用系统总线相连。
系统总线根据相关功能又分为：
控制总线：控制逻辑、地址译码器
地址总线：MAR
数据总线：MDR
注意：该模型机中的“存储器”即指主存(内存)

存储器：
1.存储单元的位宽由设计计算机时对存储器的编址方式确定。如果存储器按照字节编址，则每个存储单元存放8位二进制数
2.存储单元的地址是惟一的，不同存储单元地址互不相同

CPU要想访问某个存储单元，必须通过地址总线给出相应的地址。若是地址总线的宽度为n，则CPU能管理的存储单元最多为2^n个

CPU发来的地址将会存放在存储器地址寄存器，简称：MAR(Memory Address Register)

作用：用于存放CPU正在读或写的存储单元的地址

CPU要读写的数据则是通过数据总线来传送；数据总线的宽度一般为存储单元位宽的整数倍，

若是以字节存储，数据总线宽度为8n

CPU读写对应的数据则是存放在存储器数据寄存器，简称MDR(Memory Data Register)
作用：用于存放CPU正在读出或即将写入存储单元的数据

控制总线与存储器中的控制逻辑相连，用来接收CPU的读写信号或者向CPU传输已经完成的信号。

CPU（控制器、运算器、内部总线）：
控制器：用于控制计算机各部件完成取指令、分析指令、和执行指令等功能，其主要组成部分如下：
1)指令寄存器 IR(Instrution Register)
2)程序计数器 PC(Program Counter)
3)存储器地址寄存器 MAR(Memory Address Register)
4)存储器数据寄存器 MDR(Memory Data Register)
5)指令译码部件
6)控制电路
以下进行逐条进行分析：
1.指令寄存器 IR(Instrution Register)
作用：存放“正在执行或即将执行的指令”，该指令是从存储器中取来的。
2.程序计数器 PC(Program Counter)
作用：存放“下一条指令的存储单元地址”，具有自动增量计数的功能
3.存储器地址寄存器 MAR(Memory Address Register)
作用：在访存时用于存放“存储单元的地址”
4.存储器数据寄存器 MDR(Memory Data Register)
作用：在访存时用于存放“对存储单元读/写的数据”
5.指令译码部件
作用：对IR中的指令进行译码，以确定IR中存放的是哪一条指令
6.控制电路
作用：IR中的指令译码完成之后，控制电路产生控制信号，在时序脉冲的同步下控制CPU中各个部件的动作。

运算器：用于算术运算和逻辑运算
常见的算术运算--加、减、乘、除等
常见的逻辑运算--非、与、或等

运算器的基本组成：
核心部分ALU(算术单元)：
作用：用于完成算术运算和逻辑运算

内部总线： 用于在CPU内部各个部件之间传递数据