![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
IC前端数字验证
文章平均质量分 82
简单记录ARM架构、AMBA总线、MCU设计验证等
杰之行
我不知道将去何方,但我已在路上。——宫崎骏《千与千寻》
展开
-
IC前端数字验证导学
写在前面:2020年9月1日,就是研究生入学教育了,这个教程应该不会更新了,只要把这个教程里面的涉及的东西弄熟悉,进入芯片行业应该不是问题,希望自己可以为中国芯崛起贡献力量!共勉下面两个链接是知乎上对IC入门的认知:https://www.zhihu.com/question/355840366https://www.zhihu.com/question/343469193uvm 与 system verilog的理解UVM平台搭建小编建议:先通过fpga学习下数字电路、Verilog,再进行原创 2021-01-21 17:30:09 · 9977 阅读 · 7 评论 -
Git与Gitee、Github的使用教程
前言这篇文章中,提到的Git与Github、Gitee,其中,小编最先了解到的是Github,随着学习的深入了解到了Git,就在最近了解到了Gitee;这三者之间有什么区别呢?下面谈谈小编的理解:GitHub相当于云服务期,这个云服务期是国外的,为了方便国内用户需求,Github被中国化了,变成了Gitee(码云);Git是将本地文件通过一定的操作将其同步上传到Github或Gitee!注意:本地文件不仅仅指代码,也可以是*.psd,*.png等格式!强烈推荐的学习链接《工作总结:Git的原创 2021-03-05 21:01:13 · 234 阅读 · 0 评论 -
时序分析|小梅哥
前言小梅哥FPGA时序分析和约束实例演练FPGA的基本原理FPGA基本结构Field-Programmable Gate Array现场-可编程 门 阵列现场可编程通过JTAG、AS、PS等方式,可以现场对器件进行编程以实现各种不同的定制功能。门只能实现基本逻辑关系的电路称为门。最基本的逻辑关系是与、或、非,最基本的逻辑门是与门、或门和非门门阵列将实现基本逻辑关系的电路按照阵列的形式排布,就形成了门阵列FPGA组成三要素可编程逻辑功能块片内互联线(Programmable原创 2021-02-26 11:12:20 · 2500 阅读 · 0 评论 -
DVT Eclipse集成开发环境
V2Pro模块验证全流程1DVT Eclipse集成开发环境验证工作:零构建验证环境准备验证计划、实现测试用例、收集覆盖率;学会使用更真实且复杂的工作环境、工具。它们包括:一款更优秀便利的 SV/UVM集成开发环境,而不再只是一款编辑器一份真正完整的验证计划表格去拆分功能点,并将覆盖率和测试用例进去商业的寄存器模型管理工具去理解一致性数据在IC流程中的重要性。一个图形化的回归测试管理工具去帮助你提交测试用例、统计测试结果、合并覆盖率以及完成与验证计划表格之间的映射和报告。在深入学习了U原创 2021-01-26 20:19:40 · 10071 阅读 · 18 评论 -
SVT APB VIP
前言之前自己做了AHB_APB和APB_UART,深刻认识到agents,就是根据AMBA协议写的,称为VIP。这篇文章就简单列出APB_VIP的相关介绍。介绍APB VIP支持验证SoC设计,其中包括实现APB规范的接口,该VIP可在UVM测试平台中的使用,且可提供:协议功能和抽象受约束的随机验证功能覆盖可快速创建复杂的测试模块化测试平台架构,可提供最大的重用性,可扩展性和模块化经过验证的验证方法和方法事务级模型自检测试面向对象接口协议特性APB VIP当前支持以下协议功原创 2021-01-26 10:06:37 · 10587 阅读 · 3 评论 -
verilog学习:加法器
备战秋招-手撕代码篇手撕代码verilog-任意整数分频异步FIFO(二)——手撕代码【老邱数电】半加器与全加器基础单片机功能这么强,为什么还要组合逻辑器件?数字电路中全加器是什么原理,专用的加法器芯片有哪些...原创 2021-01-25 10:06:24 · 20185 阅读 · 3 评论 -
verilog学习:使用VCS仿真验证一个全加器
前言:昨天对四位寄存器进行了验证,今天还想继续找个实例继续仿真一下,看能不能搞出波形文件。1.design全加器的设计代码见下://full_adder.vmodule full_adder(//module head; verilog-2001 formatinput wire a_in,input wire b_in,input wire c_in,//carry inoutput wire sum_out,output wire c_out//carrry out);//原创 2021-01-24 10:50:55 · 2849 阅读 · 0 评论 -
如何学习verilog,如何快速入门?
前言害怕真的有人不知道verilog是什么东西,于是就给把百度给搬来了!Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。之前的文章《IC前端原创 2021-01-22 11:07:31 · 7819 阅读 · 1 评论 -
verilog学习:一个简单的入门verilog例子
前言之前的文章《如何学习verilog,如何快速入门?》中提到了verilog学习,只想传输一个观点:刚开始学习的时候,建议直接通过视频学习,当您有收获时,再去查阅书籍,把它们当成工具书。这篇文章就通过上一篇文章中提到的方法,演示一下!本文基于【开源骚客】FPGA超详细入门视频教程学习所得,简单做个笔记!00. FPGA开发软件的安装在高校,verilog的教学大都是基于FPGA学习的,所以学习资源很丰富,我们就可以从这个方向入手!而FPGA学习需要一个软件,下面这就请您去安装软件,前面提到原创 2021-01-24 08:52:10 · 9008 阅读 · 1 评论 -
X86与ARM架构演变过程对比
前言本文基于X86与ARM架构整理所得!X86架构演变1.早期计算机时代2.总线隔离3.486时代4.现代计算机总线升级、cpu频率上升ARM架构演变过程AMBA2.0总线AMBA3.0总线对比分析总线作用:为了频率同步、提升性能– 低速设备通过控制器连接总线、CPU通过倍频与总线通信工作– RAM、显卡高频率、大数据量模块挂高性能主线上– 串口、打印机、12C等低速设备挂低速总线上X86总线在CPU外ARM总线在S0C内部...原创 2021-01-09 12:09:31 · 574 阅读 · 0 评论 -
21天设计Arm芯片|移知公开课
前言网易云课堂或者移知官网01.21天设计Arm芯片|MCU芯片概述成果一:MCU参考设计always on逻辑大了?大部分的MCU只需要几十M的工艺,低功耗,所以不希望主频高!I/O摆放:需要后端和前端讨论01 MCU市场概述02 Cortex-M3 MCU项目整体介绍03 Cortex-M3 DesignStart的使用04 如何快速实现Cortex-M3 MCU05 MCU项目改进和完善GigaDevice:MCU对STM3原创 2021-01-10 17:34:32 · 3869 阅读 · 2 评论 -
MCU前端设计简单记录
第二讲 ARM架构一 、Cortex M3内核概述Cortex M3 Vendor-ARM介绍Cortex M3处理器整体架构Cortex M3处理器内核特性Cortex N3嵌套向量中断Cortex N3MPU保护单元Cortex M3总线接口Cortex N3低成本调试接口1. Cortex M3 Vendor-ARM介绍摩托罗拉很贵,ARM公司就借助精简指令集,后来和苹果、Acorn和LSI三家公司成立了Advance RSIC Machine公司,不生产芯片!与X86相原创 2021-01-14 11:44:57 · 3544 阅读 · 6 评论 -
MCU芯片级验证
第二章 验证flow验证的Roadmap验证的目标UVM验证方法学ASIC验证分解验证策略和任务的分解AMBA可重用、灵活性、兼容性、广泛支持一.验证的Roadmap1.ASIC芯片项目流程市场需求>产品定义>硬件、软件>芯片测试>产品发布硬件:芯片定义>芯片开发>芯片IO软件:软件定义>软件开发>软硬件联调2.验证的阶段和内容立项------>Tape Out验证计划>模块验证>子系统验证>系统验证>原创 2020-12-26 20:14:16 · 7226 阅读 · 5 评论