Cortex-M0(+)内核的处理器架构简介

最新推荐文章于 2024-08-29 21:57:02 发布
最新推荐文章于 2024-08-29 21:57:02 发布
阅读量4.2k 收藏 8
点赞数
文章标签： 嵌入式 javascript 系统架构 ViewUI
本文介绍了Cortex-M0(+)内核的处理器架构，包括基于AHB_Lite和APB的系统总线结构，以及Cortex-M0+与Cortex-M0的相似性。文章详细阐述了Cortex-M0+的内存映射，分为代码、SRAM、外设、RAM、设备、内部私有总线和保留区域等7个部分，并以STM32L053为例展示了具体的映射布局。
摘要由CSDN通过智能技术生成

系统架构

Cortex-M0处理器具有32位系统总线接口，以及32位地址线，即有4GB的地址空间。

Cortex-M0系统结构
系统总线基于AHB_Lite高级高性能总线协议。外设总线基于APB高级外设总线协议，通过一个转换桥连接到AHB上。这只是Cortex-M0内核的大概模式，Cortex-M0+的存储器系统与Cortex-M0基本相同。但是厂商根据需要会进行调整。
以下的是基于cortex-M0+内核的stm32L053的内部架构图。
stm32L053的内部架构图
可以看到GPIO口挂在了内核上，由BusMartix负责AHB，DMA，SRAM，MIF之间的数据交换
主总线和外设总线是分离的，所以很多情况下时钟频率也不同。我们可以使外设运行在较低的频率上，或者关闭不用的外设时钟，这样可以降低功耗。

存储器映射

Cortex-M0(+)处理器的4G存储空间从架构上被分为多个区域。总的被分成8个大部分，每个部分512M。
Cortex-M0处理器架构定义的存储器映射
虽然映射已经被架构预先定义，但是实际分配却是很灵活的。
1.代码区域 (0x0000 0000~0x1FFF F

最低0.47元/天 解锁文章
mydearplease
关注
ARM Cortex-M0 内核寄存器组
weixin_53938107的博客
06-03 957
Cortex-M0处理器具有非常小的面积、低功耗和最少的代码，使开发人员能够以8位的价格实现32位的性能，从而绕过了16位的设备。BIT[29]： 进位标志 BIT[28]： 溢出标志。由APSR、IPSR、EPSR三个寄存器组成，可以单独访问，也可以同时访问。由CONTRCL寄存器中BIT[1]控制要使用的堆栈指针。BIT[30]： 0标志。IPSR BIT[5:0]： 中断标志。APSR BIT[31]： 复数标志。
Cortex-M0的内核架构
southernbrid的博客
05-26 4159
Cortex-M0支持多种类型的异常，包括硬件中断、软件中断（通过软件指令触发）、错误中断等。当中断事件发生时，处理器会立即停止当前执行的任务，并转而执行一个与该中断事件相关联的中断处理程序（Interrupt Service Routine，ISR）。异常可以是由于程序错误（例如除以零或无效的指令）引起的，也可以是由硬件事件（例如存储器错误或外设错误）引起的。这些是Cortex-M系列的一些常见产品线，每个产品线都具有不同的特性和适用范围，可以根据具体应用的需求选择适合的处理器内核。
嵌入式第一步————了解学习ARM Cortex-M架构
最新发布
w3415362640的博客
08-29 1501
STM32单片机采用了ARM Cortex-M架构，这是一个专为嵌入式应用设计的高效架构。学习的第一步就是了解这个架构的基本特点，如中断机制、低功耗模式、以及各个寄存器的功能。掌握这些基础知识对后续的编程和开发至关重要。ARM Cortex-M架构是ARM公司设计的一系列高能效、低成本的32位RISC处理器核心，广泛应用于嵌入式系统和微控制器领域。Cortex-M系列以其高性能、低功耗和易于开发的特点，成为了物联网(IoT)设备、汽车电子、工业控制等应用的首选微处理器架构。
Cortex-M0体系结构
Sisyphus415的博客
02-09 2210
有关Cortex-M0系统模型、存储器映射以及异常中断的基本情况。
Cortex-M0存储器架构
qq_45763093的博客
12-19 778
Cortex-M0处理器具有32位系统总线接口***,以及32位地址线(4GB的地址空间)。系统总线基于AHB_ Lite 总线协议*(高级高性能总线),该协议定义在高级微控制器总线架构(Advanced Microcontroller Bus Architecture) ( AMBA)标准中。AMBA标准由ARM开发,并且广泛应用于半导体业。 AHB_Lite协议为存储器系统提供了高速高性能的访...
Cortex-M0+内核介绍
2302_81038468的博客
04-24 528
作为ARM Cortex-M处理器系列的最新成员，32位Cortex-M0+处理器采用了低成本90纳米低功耗（LP）工艺，耗电量仅9μA/MHz，约为主流8位或16位处理器的1/3，却能提供更高的性能。这类低功耗和高性能的结合为仍在使用8位或16位架构的用户提供了一个转型开发32位器件的理想机会，从而在不牺牲功耗和面积的情况下，提高日常设备的智能化程度。ARM Cortex-M0+是2012年3月14日ARM公司发布的一款低功耗效率、能效最高的ARM处理器，可用于存在设计约束的嵌入式应用。
基于ARM Cortex-M0+内核的bootloader程序升级原理及代码解析
热门推荐
AI与算法都要通俗易懂
10-29 1万+
本文主要讲述BootLoader程序升级原理及一些代码的解析，力图用通俗易懂的语言描述清楚BootLoader升级的主要关键点。 BootLoader 升级原理概述 首次接触这一块时，有一个概念叫IAP（在应用编程），通俗一点讲便是通过一段已有的程序（我们称之为BootLoader程序）去升级另外的一段程序（用户程序）。升级的方式多种多样，可以通过串口、USB、SPI等等多种接口去升级。实...
cortex-m0+用户手册
06-26
根据提供的文件信息，本文将对"Cortex-M0+用户手册"进行详细的知识点解析，主要围绕Cortex-M0+处理器的基础架构、特性及其应用展开。 ### Cortex-M0+概述 Cortex-M0+是ARM公司推出的一款入门级的32位微控制器内核...
Atmel批量付运基于Cortex-M0＋处理器的新型MCU.pdf
09-25
本文主要涉及三个关键知识点：基于Cortex-M0+处理器的微控制器、Atmel的SAM D20 MCU系列和CEVA-XC DSP授权许可。 首先，Cortex-M0+处理器是ARM公司设计的一种超低功耗的微处理器核心，常用于嵌入式系统，特别是微...
Cortex M0+通用用户手册
06-29
Cortex M0+通用用户手册主要介绍了ARM公司的一款微控制器核心——Cortex-M0+，包括它的处理器架构、指令集和核心外设。下面我们将详细阐述这些知识要点。 首先，我们需要明白ARM公司是一个英国的微处理器架构和软件...
Cortex M0+ 技术参考手册
08-03
《Cortex M0+ 技术参考手册》是针对ARM Cortex-M0+微控制器内核的技术文档，详细介绍了Cortex-M0+架构的特点、指令集、寄存器配置等内容，为开发者提供全面深入的理解和支持。该手册由ARM公司编写并版权所有，版本号...
Cortex-M0+到底多了什么
11-05
Cortex单片机层次不穷，在Cortex-M0还没有被大量使用的同时，又出现了Cortex-M0+，那么我们不禁要问，Cortex-M0+到底多了什么，文章为你揭晓
ARM Cortex-M3 操作模式和特权级别
weixin_33754065的博客
04-05 1211
Cortex-M3处理器支持两种处理器的操作模式，还支持两级特权操作。  两种操作模式分别为：处理者模式和线程模式（thread mode）。引入两个模式的本意，是用于区别普通应用程序的代码和异常服务例程的代码——包括中断服务例程的代码。 两级特权操作分别为：特权级和用户级。这可以提供一种存储器访问的保护机制，使得普通的用户程序代码不能意外地，甚至是恶意地执行涉及到要害的操作。处理器支持两种特权...
Cortex-M的M0，M+，M3，M4，M7几种内核的简单区别
csshuke的专栏
07-22 5382
Cortex-M内核M0，M0+，M3，M4，M7之间的区别 high-performance 高性能 Mainstream 主流 Ultra-low-power 低功耗 知识补贴： 之所以ARM公司会把Cortex-M分为这么多系列，主要是针对不同的应用领域；下面详细介绍： Cortex-M分为：M0，M0+，M3，M4，M7 M0，M0+：基础版本，从图中可以看出来，有过于基础，所以生产不出来高性能的STM32的单片机； M3：目前最主流的设计内核选型，应用范围广； M4：比较着M3的内核
Cortex-M内核M0，M0+，M3，M4，M7之间的区别
友友们好呀
07-27 618
的数据（这里可以认为是浮点数）处理的指令；重点解释一下：对于CPU（不是SOC）来说，运算浮点类型的数据是很麻烦的一件事，在选型的时候，如若用应用的领域需要大量浮点数据的运算的时候，那么就要选择M4的内核，M4会大大提高处理器性能和运算速度，而如果要要处理的浮点数据不多，则可以直接选择M3内核处理器；Cortex-M分为：M0，M0+，M3，M4，M7。M7：性能好和功耗高兼具，适合追求极致性能项目；M3：目前最主流的设计内核选型，应用范围广；M4：比较着M3的内核来说，M4处理器添加了。
Cortex-M CPU架构基础
Eric_01230的博客
02-28 5514
不同于老的经典arm处理器(例如：ARM7,ARM9)，ARM Cortex-M 处理器有一个非常不同的架构，Cortex-M是一个家族系列，其中包括Cortex M0/M3/M4/M7多个不同型号，每个型号之间会有些区别，例如Cortex-M4比Cortex-M3多了浮点计算功能等，但它们的编程模型基本是一致的。 寄存器简介 Cortex-M系列CPU的寄存器组里有R0~R15共16个通用寄...
M0+体系结构与指令系统简介
Jeremy.Rin的博客
01-04 3291
M0+体系结构与指令系统简介
ARM 处理器
lqingqing的博客
06-02 811
ARM Cortex系列组合大体上分为三种类别：     ● Cortex-A—面向性能密集型系统的应用处理器内核     ● Cortex-R—面向实时应用的高性能内核     ● Cortex-M—面向各类嵌入式应用的微控制器内核     Cortex-A处理器为利用操作系统（例如Linux或者Android）的设备提供了一系列解决方案，这些设备被用于各类应用，从低成本
飞思卡尔KL25微控制器与ARM Cortex-M0+内核探索
"这篇文档主要介绍了与内核模块相关的知识，特别是针对ARM Cortex-M0+内核结构的探讨，以及飞思卡尔KL25微控制器的特性、框架和程序模板。文档适合系统架构师和软件应用开发人员阅读，提供了解决方案和编程指南。" ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值