Cortex-M0存储器架构

Cortex-M0处理器具有32位系统总线接口***,以及32位地址线(4GB的地址空间)。系统总线基于AHB_ Lite 总线协议*(高级高性能总线),该协议定义在高级微控制器总线架构(Advanced Microcontroller Bus Architecture) ( AMBA)标准中。AMBA标准由ARM开发,并且广泛应用于半导体业。

AHB_Lite协议为存储器系统提供了高速高性能的访问方式,外设等较慢的设备则通常需要利用其他的总线模块。在ARM处理器中,外设总线系统- -般采用高级外设总线(APB)协议。APB通过-一个总线桥连接到AHB_ Lite 上,并且运行的时钟频率和AHB系统总线不同。APB的数据链路也是32位的,但由于外设的地址区域往往较小，因此地址线一般要少于32位(见图7.1)。