cache一致性的问题

最新推荐文章于 2022-12-12 23:51:21 发布
最新推荐文章于 2022-12-12 23:51:21 发布
阅读量1.4k 收藏 1
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/happy_sand/article/details/9036239
版权

最近在调试TI的DM36x驱动，因为我们得通过FPGA往记录盘里写数据，因为数据量比较大，如果每一帧数据都通过write的方式进行，驱动会调用到

copy_from_user函数，这样对CPU性能以及带宽都是一个非常大的挑战！

后来改成内存映射的方式，mmap，看起来很简单的一个操作却折腾了好一阵子！


操作是这样的，首先，内核通过kmalloc操作得到一块连续的内存，然后通过vma—mmap操作把这块内心映射给用户层使用，

用户层通过一定的方式往这块内存写数据，大部分情况下，内核得到的数据是正确的，但是极少数情况，内核的数据和用户层数据不一致！

后来经过debug，得到是因为cache的原因，用户层数据和内核数据不一致！


其实，在内核里面我是做了pgprot_noncached操作的！


最后上网找到一篇博客：

http://blog.csdn.net/dianhuiren/article/details/6896129


写得很详细，得调用

ioremap_nocache，内核读数据就直接为内存中的数据，而不是cache中的数据，这样数据就一致了

iowin888
关注
ZYNQ Cache一致性问题和使用
wangjie36的博客
11-21 4231
维护DCache一致性的方法为：写入方将数据写入DDR 对应地址区域后，需将残留在DCache 中相应地址范围内的数据全部刷入DDR3 中。读取方在从DDR 相应地址读取数据之前，需将DCache 中DDR 相应地址范围内的数据全部设置为invalid，然后CPU 会再次通过DCache 从DDR3 中读取该地址范围内最新的数据。如果使用的AXI_HP接口和PS的DDR通信，应该需要刷新cache。如果使用AXI_ACP接口和PS通信不用刷新cache，但是这种 方式可能不适合数据量特别大的通信，影响性能。
cache一致性和cache不一致的解决方法
06-26
本文通过对Cache相关内容的介绍阐述了Cache一致性问题。
DMA和cache一致性问题
热门推荐
michaelcao1980的专栏
02-14 2万+
CPU缓存（Cache Memory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存 读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的 一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用
什么是缓存一致性问题？如何解决？
qqqq0199181的博客
07-03 6008
当程序在运行过程中，会将运算需要的数据从主存复制一份到cup的高速缓存当中，那么cpu进行计算时就可以直接从它的高速缓存读取数据和向其中写入数据，当运算结束后，再将高速缓存中的数据刷新到主存当中。举个简单的例子，比如下面这段代码： i=i+1 当线程执行这个语句时，会先从缓存当中读取i的值，然后复制一份到高速缓存当中，然后CPU执行命令对i进行加1操作，然后将数据写入高速缓存。最后将高速缓...
cache一致性问题
wmzjzwlzs的专栏
06-18 1010
转自：cache一致性问题-love王燕-ChinaUnix博客这周碰到的一个问题，在解决的过程中得到不少高手的热心帮助，把一些总结贴出来，欢迎大家指点。 写一个屏驱动的时候，需要把一块内核中用kmalloc分配的内存映射到应用层中使用。这是一个很simple的需求，很轻松的就可以通过mmap搞定： 驱动部分代码： 1698 if((mmap_addr = kmalloc(PAGE_SIZE, GFP_KERNEL)) == NULL){ 1699 ret
cache缓存一致性
zhongzhenxing7961的博客
11-28 1025
cache缓存一致性
Linux驱动中的DMA和Cache一致性问题
03-03
在DMA机制中，有两类主要的Cache一致性问题：流式DMA（streaming DMA）和一致性DMA（coherent DMA）。流式DMA通常用于需要大量数据传输的场合，它不考虑Cache一致性，传输速度较快，但数据的一致性需要由软件开发者...
cache存储器 DMA和cache一致性问题.doc
07-05
然而，DMA操作可能与Cache产生冲突，因为DMA可能会修改内存中的数据，而这些修改可能不会立即反映在CPU的Cache中，这就导致了【cache一致性问题】。 **Cache一致性问题**是指多个处理器或者设备共享同一内存区域时...
STM32 L1Cache一致性探讨笔记
01-11
Cache一致性问题 在某些情况下，缓存系统需要确保CPU核心和主内存之间共享数据的一致性。当使用DMA（直接内存访问）进行数据传输时，尤其要注意。因为DMA可以直接访问主内存，如果CPU缓存中有数据的副本，且这些...
DMA和Cache一致性问题
07-20
DMA和Cache一致性问题: CPU缓存（Cache Memory）是位于CPU与内存之间的临时存储器,比内存小的多但速度快。 因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。
存储模型与缓存一致性协议
10-29
多处理器环境下的存储模型与缓存一致性协议的分析。
Cache（三）：cache的常见名词与Cache一致性问题简介
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
12-12 3757
虽然使用cache带来了很大的性能提升，但它也有副作用。最常见的一个问题就是cache一致性问题。本笔记会简单介绍cache一致性问题发生的原因。先来看一个简单的双核心，3级缓存的结构：如上图所示，Core0和Core1有分开的L1指令和数据cache和一个L2缓存。所有Core共享一个L3缓存。
例说STM32F7高速缓存——Cache一致性问题（一）
程序员「阿基米东」的编程之旅
11-01 1万+
例说STM32F7高速缓存——Cache一致性问题（一） 例说STM32F7高速缓存——Cache一致性问题（二） 例说STM32F7高速缓存——Cache一致性问题（三）　　为了说清楚这个问题，我特意翻出了压箱底的那本杜春雷老师的《ARM体系结构与编程》，内容虽然是旧了点，但经典毕竟是经典，每次看都会有新的收获。 　　本来想把标题定为“xxx，看这篇就够了”，但因为功力不够，怕是误人子弟，担
cache一致性
csdndg的博客
06-12 675
https://www.cnblogs.com/zhoujiayi/p/7872442.html http://design.eccn.com/design_2015061813413566.htm https://www.cnblogs.com/jack-ming/p/4222602.html
例说STM32F7高速缓存——Cache一致性问题（三）
程序员「阿基米东」的编程之旅
11-03 1万+
3. Cache 一致性问题3.1 什么是 cache 一致性问题　　所谓的 Cache 一致性问题， 主要指的是由于 D-cache 存在时，表现在有多个 Host（典型的如 MCU 的 Core， DMA 等）访问同一块内存时， 由于数据会缓存在 D-cache 中而没有更新实际的物理内存。 　　在实际应用中，有以下两种情况： 　　第一种情况是当有写物理内存的指令时，Core 会先去更新相应
Cache 工作原理，Cache 一致性
qq_24692021的博客
11-02 441
可以随便到网上查一查，各大互联网公司笔试面试特别喜欢考一道算法题，即 LRU缓存机制，又顺手查了一下LRU缓存机制最近有哪些企业喜欢考察，超级大热门！ 今天给大家分享一篇关于 Cache 的硬核的技术文，基本上关于Cache的所有知识点都可以在这篇文章里看到。 关于 Cache 这方面内容图比较多，不想自己画了，所以图都来自《Computer Architecture : A Quantitative Approach》。 这是一本体系架构方面的神书，推荐大家看一下。 本文主要内容如
Cache一致性问题
最新发布
12-14
Cache一致性问题是指多个处理器或者处理器核心共享同一块内存区域时，由于缓存的存在，可能会导致数据不一致的问题。当一个处理器修改了内存中的某个数据块时，其他处理器缓存中的该数据块就会变得过期，但是其他处理器并不知道这个变化，这就导致了数据不一致的问题。 解决Cache一致性问题的方法有很多，其中最常用的方法是使用缓存一致性协议。常见的缓存一致性协议有MSI、MESI、MOESI等。这些协议通过在缓存之间进行通信，保证了缓存中的数据的一致性。 下面是一个使用MESI协议解决Cache一致性问题的例子： ```python # 使用Python模拟MESI协议 class Cache: def __init__(self): self.data = None self.state = 'I' # 初始状态为无效状态 def read(self): if self.state == 'I': # 从主存中读取数据 self.data = main_memory.read() self.state = 'S' # 修改状态为共享状态 return self.data def write(self, data): if self.state == 'I': # 从主存中读取数据 self.data = main_memory.read() self.state = 'M' # 修改状态为修改状态 self.data = data def flush(self): if self.state == 'M': # 将数据写回主存 main_memory.write(self.data) self.state = 'I' # 修改状态为无效状态 class MainMemory: def __init__(self): self.data = None def read(self): return self.data def write(self, data): self.data = data # 初始化缓存和主存 cache1 = Cache() cache2 = Cache() main_memory = MainMemory() # 从cache1中读取数据 data1 = cache1.read() # 从cache2中读取数据 data2 = cache2.read() # 修改cache1中的数据 cache1.write('new data') # 从cache2中再次读取数据 data2 = cache2.read() # 将cache1中的数据写回主存 cache1.flush() # 从cache2中再次读取数据 data2 = cache2.read() ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

iowin888

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值