- 博客(23)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 RDMA 可扩展性测量实验 BASED ON Design Guidelines for High Performance RDMA Systems
背景当我们使用Socket编程来利用软件TCP/IP进行数据传输时，随着连接数量的上升，吞吐量将逐渐上升并最终保持在某个上限水平。这个上限通常是网口的速度上限（在CPU能够支持的情况下）。RDMA（Remote Direct Memory Access，远程内存直接访问）近年来由于其高吞吐、低延迟的性能优势被广泛应用在数据中心内部。然而RDMA网卡具有一定的可扩展性限制，具体体现在当并发连接数上升时，网卡的吞吐量并不像TCP/IP软件协议栈那样先上升并最终保持在上限水平。如果每个连接发起的数据传输的规模
2021-04-08 21:50:15
809
2
原创 Linux C语言 socket编程 关闭对udp checksum的检查
应用收包时，网卡会对udp头的checksum进行检查，当udp头的checksum不正确时，该包可能会被应用丢弃。因此在C语言的socket程序中可以加上以下内容禁止对checksum的检查从而正确收包： int getchecksum = 0; socklen_t option_int = sizeof(int); int get_error = getsockopt(sock, SOL_SOCKET, SO_NO_CHECK, &getchecksum, &optio
2020-08-25 20:56:27
3882
1
原创 Ubuntu 下载、安装、启动Vivado及安装Jtag驱动教程
如题，本博客讲述如何在Ubuntu系统下安装Vivado，我的Ubuntu版本是Ubuntu20，想安装的Vivado版本为Vivado 2017.04。Vivado安装包下载：安装包可以在Xilinx官网上下载，其下载地址为：Vivado下载地址该网站打开后界面如下：这里有一个问题是：如何安装Vivado历史版本？左侧Version界面只有2018.3~2020.1。然而我想安装2017.04（Vivado版本不同将导致工程打开后IP会被锁定）。这里需点击左侧的 “Vivado存档”（中国
2020-07-13 18:24:55
16657
11
原创 硬件编程：非阻塞赋值的细节探究（附带实际代码验证）
问题描述本人的FPGA工程需要融合多人的程序，其中以Verilog和VHDL为编程语言的模块皆有。而VHDL和Verilog在赋值语句上就有一些区别，虽然都分为非阻塞赋值和阻塞赋值。但是在我仿真过程中发现下图的非阻塞复制在VHDL中不会延后一拍，而Verilog会延后一拍（该发现错误，在后续内容中验证）。在之前的仿真中发现：VHDL的赋值不会延后一拍，而Verilog的赋值会延后。由此有了...
2020-04-01 13:19:52
1070
原创 Wireshark抓不到包的解决方法
背景描述 ：最近在进行带有网口功能的FPGA编程，数据包的封装过程由FPGA完成，FPGA通过10G网线与一台服务器相连。在调试过程中，通过服务器上的Wireshark抓包来看包的内容是否正确。问题描述： 可以确定数据包已被发送方发出，而接收方的Wireshark无法抓取到数据包解决方法：1、如果所发包的目的地址不是接收方的IP，那么需要开启混杂模式。通过下图的流程开启混杂模式即可：点击...
2020-03-23 17:26:27
21466
转载 Xilinx FPGA的专用时钟引脚及时钟资源相关
最近在绑定时钟管脚的时候遇到了一些问题，例如之前博客提到的GC时钟接入遇到的[place 30-675]等问题。查找绑定时钟管脚的过程中找到一篇很好的博客：https://www.cnblogs.com/lazypigwhy/p/11081972.html...
2019-12-14 19:02:46
1340
原创 Vivado 报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0
问题描述：工程综合成功完成：在布线的时候报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0.根据报错信息，我以为错误原因是对于I/O I0没有正确地绑定管脚。但是查看了xdc文件后发现并没有使用I0这个端口。解决方法：造成这个错误的原因是：你的某一个模块的一个I...
2019-12-12 22:29:30
24591
4
原创 Vivado报错 Place 30-675 Sub-optimal for a global clock-capable IO pin
文中网址：https://china.xilinx.com/support/answers/66659.html
2019-12-08 20:04:43
6915
7
原创 Vivado 快速合并两个工程
情景描述：有两个单独可运行的样例工程A和B，现在需要在一块FPGA板上实现这两个工程的功能总和。现首先需要将两个工程文件合并，此博客即说明我是如何快速合并两个样例工程实现方法：**明确需要合并的文件：**合并工程最大...
2019-12-07 16:19:07
4681
1
原创 Vivado dubug core被删除解决方法（The debug hub core was not detected, Dropping logic with cellname:'xxx'）
情景描述：使用Vivado 2017.4书写Verilog代码，并且创建debug core进行信号抓取。添加完debug core并成功Run Implementaion,在IMPLEMENTATION的结构图中可以看到相应的ila_core和hub都已经建立。在生成bit文件的时候出现warning告知debug core被丢掉了，因为没有在设备上找到相应的内容，警告截图如下：虽然bit...
2019-11-09 16:23:44
24129
4
转载 时钟分频IP核-Clock Wizard(clk_wiz)
以下博客有比较详细的介绍：分频IP介绍：http://blog.sina.com.cn/s/blog_9d3389b60102xfsr.html
2019-10-25 13:57:45
8929
原创 idrac虚拟控制台的使用
idrac 可以用于远程操控服务器，不仅可以使用开关机等常用功能，还可以通过虚拟控制界面来图形化操纵idrac登录通过ip登录，服务器会有一个初始idrac的ip、账号和密码”IP：192.168.0.120账号：root密码：calvinidrac图形化界面使用进入idrac后界面如下：点击右下角的“打开/关闭电源”可实现开关机。关于右上方虚拟控制台的使用，只需要点击启动按钮...
2019-10-12 15:36:37
23191
2
原创 FPGA收发包实验踩坑记录
最近在使用带有网络通信功能的FPGA做实验，在整个实验过程中出现了一些小问题，在此记录。本片博客主要想记录我尝试去解决问题的思路。实验环境FPGA方面：我使用的是带有两个千兆网口的实验板，其它配置不过多赘述硬件程序方面：我是在Windows环境下使用vivado编程和烧写程序网络通信的另一端：有一台带有百兆网口的笔记本和一台有千兆网口的台式机实验的流程简单来说实验流程是FPGA需要封装...
2019-08-06 16:52:11
2631
7
原创 Windows10装Ubuntu16.04双系统踩坑记录
这是参考的原博客教程：https://www.cnblogs.com/Duane/p/5424218.html以上非常详细地为我们介绍了安装双系统的方法。我在此记录一下我安装过程中出现的问题：1、制作启动盘失败我使用U盘作为启动盘，从官网上下载...
2019-08-02 20:18:33
235
1
原创 mTCP 论文阅读及具体实现
mTCP是指的是TCP on multicore system,是一种用户态TCP协议栈。传统TCP/IP协议栈需要占用过多的CPU周期，因此，作者通过实现用户态的packet I/O Lib和TCP协议栈，将TCP协议栈的工作从内核态解放出来，从而实现性能的大幅提升。背景和动机运行在内核态的TCP协议栈需要占用过多的CPU周期。对于大量数据来说，传输开销不在于协议栈的处理流程，但是现如今数...
2019-07-10 14:04:36
2407
原创 Homa: A Receiver-Driven Low-Latency Transport Protocol Using Network Priorities（Sigcomm'18） 论文记录
这是一篇讲述如何在低延迟的数据中心网络中通过优先级队列使小流延迟大幅降低（100X )的论文。作者首先给我们明确了一个事实：虽然针对数据中心的网络协议近些年冒出来很多，有些表现的也不错，但是，很多没有考虑到在数据中心里，小流是占大多数的，很多100KB的数据，在很多协议中算小流，但是在作者这里已经算很大的数据量了。从此文开始，我开始结合自己的理解来记录论文，从（全篇翻译+简短总结）变为（翻译加...
2019-05-12 13:42:53
2585
3
转载 RDMA三种模式
最近工作需要了解RDMA的工作细节，这里参考别人的博客，简述RDMA的三种模式和对于不同的情景如何选择RDMA：https://www.rdmamojo.com/2013/06/01/which-queue-pair-type-to-use/Acknowledgement: (only in RC QP) Only after a message is being written succe...
2019-05-03 13:20:35
2770
转载 使用函数地址调用该函数
转 将函数的地址作为参数传递给另一个函数调用 2017年11月27日 14:35:29 Lance_King 阅读数：5033 ...
2019-04-23 16:56:56
2042
原创 Bitbucket/Github命令行上传
昨晚想在已存在的项目中修改一个文件并上传，硬是弄了一个小时。在此写一下正确的命令行并说明上传错误的原因：git add .git commit -m "xxx"在远程仓库不为空时，需要输入下面这行，让远程库与本地的合并git pull --rebase origin master最后一步，其中origin是在git remote add这条命令中你给远程仓库取得别名git push...
2019-04-19 10:30:14
471
原创 Network Interface Design for Low Latency Request-Response Protocols 论文记录
Abstract现有商用系统中的以太网网络接口的设计重点是在低CPU利用率下实现高带宽，但同时通常会牺牲延迟。只有在高接口延迟绝大多数由软件请求处理时间构成时，这种方法才是可行的。然而，最近在基于请求响应的系统（例如memcached和RAMCloud）中，降低软件延迟的各种努力已经促使网络接口成为整体延迟的重要因素。 所以作者提出了适用于基于请求-响应的应用程序的低延迟网络接口设计。他们的设计...
2019-04-18 17:22:02
257
原创 TAS: TCP Acceleration as an OS Service 论文记录
TAS: TCP Accelaration as an OS Service摘要随着数据中心网络的速度增快，许多CPU周期被用于处理TCP包，本文的目的就在于将CPU从繁重的TCP包处理中解放出来。现有的方法有自定义TCP协议栈，或者将包的处理卸载到专用的硬件。但是这些方法在安全性、通用性方面不完全可取。作者提出TAS（TCP Accelaration as an OS Service ），...
2019-04-11 16:34:11
870
原创 ns-3传输层源码阅读与修改(1)
决定一周一更的ns-3传输层相关源码的阅读和修改：本周主要是完成了有关socket.h,socket.cc,tcp-socket.h,tcp-socket.cc的源码的阅读。有关tcp-socket的实现部分，都是用.attribute的方式实现而没有具体的函数体，所以没有读太懂，我将与组内成员讨论放在下周的博客中，本次我主要对socket这个类的所有参数及函数功能进行说明，此外还有关于代码改写...
2018-10-09 09:39:52
1545
原创 关于Hypersql源码的一点修改与总结
由于关于源码的修改已经结束，在此仅仅对我们整个所做的工作做一个总结。我们本次工作的亮点主要是添加了两个还算有创意的功能：一句实现多操作的“oom”关键字，和对于增、删、改、建表的撤销操作的“repeal”关键字。经我们前期的研究，Hypersql的语义分析和语法分析部分过于复杂，在一个月的时间内很难完成改动以实现我们的需求。所以我们的工作可以说是应用编译原理课程的知识自己完成一个“粗糙”的...
2018-09-16 12:12:23
485
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人