硬件编程：非阻塞赋值的细节探究（附带实际代码验证）

最新推荐文章于 2023-07-04 09:39:43 发布
最新推荐文章于 2023-07-04 09:39:43 发布
阅读量970 收藏 4
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hb_wxz/article/details/105243520
版权

问题描述
本人的FPGA工程需要融合多人的程序，其中以Verilog和VHDL为编程语言的模块皆有。而VHDL和Verilog在赋值语句上就有一些区别，虽然都分为非阻塞赋值和阻塞赋值。但是在我仿真过程中发现下图的非阻塞复制在VHDL中不会延后一拍，而Verilog会延后一拍（该发现错误，在后续内容中验证）。
a非阻塞赋值给b，b非阻塞复制给c
在之前的仿真中发现：
VHDL的赋值不会延后一拍，而Verilog的赋值会延后。由此有了以下的探究过程。

探究过程

之前的疑问是在整个工程中产生的，为了进行探究，我专门写了两个文件分别只进行Verilog和VHDL的非阻塞赋值，并创建sim文件进行仿真。

情景一
a的赋值来源于sim文件中的阻塞赋值

Verilog文件如下：
a为模块的input，赋值情况为a->b->c
VHDL文件如下：
同样a为input，赋值情况为a->b->c
在仿真文件中，对a赋值为1，得到结果如下：

最低0.47元/天 解锁文章
hb_wxz
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Verilog阻塞与非阻塞赋值语句
qq_41844618的博客
04-29 1038
在过程语句initial或者always中，有阻塞于非阻塞两种赋值方式，对于初学者而言两种赋值语句的使用容易令人迷惑，下面我们就简单介绍一下这两种赋值语句的使用。 1、阻塞赋值语句 操作符为“=” 语法格式：变量=表达式；例：x=y 在一个语句块中，阻塞赋值语句是按顺序执行的，即执行完前一条语句才能接下去执行下一条，因此被称为阻塞赋值。 阻塞赋值语句的特点为： 1）阻塞赋值语句的执行顺序为，先计算...
阻塞赋值与非阻塞赋值的区别
08-27
总结来说，理解和正确使用阻塞赋值与非阻塞赋值是硬件设计中的关键，它们决定了代码所描述的电路行为是否符合实际需求。在编写Verilog或VHDL代码时，根据逻辑功能选择合适的赋值类型，可以有效提高设计的准确性和...
Verilog阻塞与非阻塞赋值的区别
08-05
本文介绍了Verilog阻塞与非阻塞赋值的区别
Verilog HDL语言中的阻塞赋值和非阻塞赋值
Enjoyment0的博客
11-12 496
Verilog HDL语言中的阻塞赋值和非阻塞赋值 1.非阻塞赋值（Non_Blocking），如(b<=a) (1)在语句块中，上面语句所赋的变量值不能立即就为下面的语句所用； (2)块结束后才能完成这次赋值操作，而赋值的变量值是上一次赋值得到的； (3)在编写可综合 的时序逻辑模块时，这是最常用的赋值方法。 2.阻塞赋值（blocking），如(b=a) (1)赋值语句执行完成后，块才结束； (2)b的值在赋值语句执行完后立刻就改变； (3)在时序逻辑中使用时，可能会产生意想不到的结果。 ...
阻塞赋值与非阻塞赋值（转载）
Chip Implement
11-02 309
   前言:阻塞与非阻塞赋值是Verilog语言中最基本的部分，也是让大部分Verilog新手最困惑的地方。关于阻塞与非阻塞的著作文章可谓汗牛充栋，这些文章对阻塞与非阻塞赋值的原理进行了非常详细的讲解，但新手读了之后依然有种似懂非懂的感觉，编码过程中一如既往的犯错。所以，本文的目的立足于提供一种实用化的解决方案，用最简单的语言和形象的类比让新手能够一目了然的明白正确的编码方式以及相应的电...
阻塞赋值与非阻塞赋值
最新发布
BiGmowang的博客
07-04 639
阻塞赋值（Blocking Assignment）和非阻塞赋值（Non-blocking Assignment）是在硬件描述语言（如Verilog和VHDL）中用于并发描述的两种赋值方式。阻塞赋值是一种顺序赋值方式，在进行赋值操作时会阻塞当前过程，直到赋值完成后才继续执行下一条语句。非阻塞赋值是一种并发赋值方式，在进行赋值操作时不会阻塞当前过程，而是同时执行其他语句。非阻塞赋值使用双等号（
单片机常用的几种赋值操作
Woods的博客
09-22 7591
之前使用单片机编程时，通常会使用一些较为不专业的语句，现在和大家一起学习下常见的单片机赋值操作； 一、把变量的某位清零 //定义一个变量 a = 1001 1111 b (二进制数) unsigned char a = 0x9f; //对 bit2 清零 a &= ~(1<<2); //括号中的 1 左移两位，(1<<2)得二进制数：0000 0100 b...
关于verilog阻塞赋值与非阻塞赋值的一些浅见
08-10
"verilog阻塞赋值与非阻塞赋值详解" 下面是关于verilog阻塞赋值与非阻塞赋值...通过理解阻塞赋值与非阻塞赋值的差异，我们可以更好地掌握verilog的编程技巧。在实际应用中，我们需要根据具体情况选择合适的赋值方式。
Verilog中阻塞赋值和非阻塞赋值的正确使用
07-26
文章主要介绍Verilog中阻塞赋值和非阻塞赋值的正确使用方法。
Verilog阻塞式赋值与非阻塞式赋值的分析
08-14
Verilog HDL是一种广泛用于硬件描述的语言，它包含了两种赋值方式：阻塞式赋值（blocking assignment）和非阻塞式赋值（non-blocking assignment），这两种赋值方式在使用时有着显著的不同，并且对电路行为产生重大...
阻塞赋值与非阻塞赋值（非新手向）
可爱の蓝孩子
03-13 292
阻塞赋值与非阻塞赋值的理解（非新手向） //code0 always@(posedgeclk) begin reg0<=in0+in1; reg1<=reg0+in2; end //code1 always@(posedgeclk) begin reg0=in0+in1; reg1=reg0+in2; en...
Verilog HDL**阻塞赋值和非阻塞赋值
EDA自学笔记
01-17 1305
阻塞赋值 符号“=”用于阻塞的赋值，凡是在组合逻辑（如在assign语句中）赋值的需要使用用阻塞赋值。阻塞赋值“=”在begin和end之间的语句是顺序执行，属于串行语句。always语句的敏感变量如果不含有时钟，即always（*）这样描述，那么也属于组合逻辑，需要使用阻塞赋值。 一个组合逻辑的例子： always @(*) begin case (led_ctrl_cnt) 2'd0...
Verilog HDL 中阻塞与非阻塞赋值理解
StephenZhou
10-29 1287
Verilog HDL 对于变量赋值的时候，有阻塞和非阻塞两种方式： 1、阻塞： 用 "=" 2、非阻塞 ： 用 "<=" 这两种赋值方式如果用得不对的话，综合出来的电路可能会意想不到的结果； 顾名思义，阻塞，就是原地等待的意思，非阻塞意味着并发。 对于阻塞赋值的情况，它代表着当前赋值一定要成功后再执行下面的语句； 而非阻塞赋值的情况，它代表当前的复制并不是马上成功，下面语句...
Verilog HDL 阻塞和非阻塞赋值的理解(1)
我要变强Wow
08-29 578
Verilog HDL的阻塞和非阻塞赋值一直都很难理解，这里分享一次大佬们的解释，以后要是忘记了，还会来这里看看。分为1，2两篇，第一篇比较浅显，第二篇偏向于理论，可以尝试理解。
【学习笔记-FPGA】阻塞赋值与非阻塞赋值
nuizaihenmang的博客
05-14 195
Verilog语句的阻塞赋值与非阻塞赋值问题
阻塞赋值和非阻塞赋值的区别
dajunzhi的博客
07-22 5338
在阻塞赋值和非阻塞赋值问题当中有一个概念叫做正规延迟和内定延迟，这是两个比较重要的概念。 其中正规延迟是指延迟信号在赋值语句之外，#N sun=a+b.（#N sun<=a+b） 正规延迟的定义为，在T时刻满足赋值语句执行的条件时，需要在T+N时刻正式执行，也就是说，如果在时序电路中，满足具体情况之后还需要在等待N时刻才能完成执行，且执行时数据为T+N时刻数据。 always () #1.5 y=x; always () #1.5 y<=x; 他们的结果是一样的 内定延迟可表示为: sun=
VHDL背诵掌握
qq_45762362的博客
05-13 1388
选择题 CPLD基本原理:可编程逻辑控制单元 FPGA基本原理:可编程的查找表结构 例化语句端口的关联方式: 名称关联法 h_adder U2(.B(cin)),.CO(net3)) 位置关联法 h_adder U2(cin,net3) 数字系统优化 面积优化: 资源共享,逻辑优化,串行化 速度优化:流水线设计,寄存器配平,关键路径法,乒乓操作法,加法树法 功耗优化: verliog基本操作 ...
FPGA学习笔记 -- 阻塞赋值与非阻塞赋值
whurrican的博客
03-10 221
阻塞赋值与非阻塞赋值所带来的差异比较巨大，所以要谨慎使用，官方推荐的写法是在组合逻辑电路中使用阻塞赋值，而在时序逻辑电路中使用非阻塞赋值 module blocking ( input wire clk, input wire res_n, input wire [1:0] in, output reg [1:0] out ); reg in_reg; always@(posedge clk or negedge res_n) if(res_n == 1'b0) begi...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值