FPGA
FPGA
Ctrlturtle
电子科大硕士毕业, 目前工作方向为移动端机器学习应用, 业余爱好UE4独立游戏开发;
主力语言C/C++/Python,涉及Android,机器学习,游戏引擎
展开
-
Altera_FPGA的设计流程总结
Altera_FPGA的设计流程:1.逻辑设计与功能验证:系统模块划分——设计子模块——编写子模块testbench——综合(Analysis&Synthesis)——子模块功能仿真——设计顶层模块——编写顶层模块的testbench——综合(Analysis&Synthesis)——系统功能仿真(前仿真); 2.时序约束与设计优化:设计优化(优化时序(speed)、优原创 2016-11-04 11:44:05 · 807 阅读 · 0 评论 -
Altera_FPGA时序约束及设计优化
前方高能,全程干货。来自Altera官方培训资料----------------------------------------------------------------------------------------------------------------------------------------------------------一、Altera_FPG原创 2016-11-04 11:46:32 · 9172 阅读 · 0 评论 -
Quatus II 15.0版IP核调用方法
1.Tools-IP Catalog,右边查询栏搜索选择IP。 2.编辑IP 参数,entity即为生成的模块实体。 Performance中可设置器件工作频率。 3.Generate HDL,并生成对应的文件目录。 4.往project里加入.qip文件(即生成的可原创 2016-11-04 13:18:20 · 11433 阅读 · 0 评论