实验七有限状态机的设计

实验七
一，实验目的
(1)掌握有限状态机的写法
(2）理解三段式与两段式的写法和区别
二，实验涉及及语法
（1）第四章行为级建模的部分语法
（2）第八章有限状态机的三段式写法
三，实验代码
module s7 (x,z,clk,reset) ;
input x,clk,reset;
output z;
reg z;
reg [2: 0] state,nstate;
parameter s0='d0,s1='d1,s2='d2,s3='d3,s4='d4,s5='d5;
always @ (posedge clk or posedge reset)
begin
if (reset)
state <=s0;
else
state <=nstate;
end
always@ (state or x)
begin
casex (state)
s0:begin
if (x1)
nstate=s1;
else
nstate=s0;
end
s1:begin
if (x0)
nstate=s2;
else
nstate=s1;
end
s2:begin
if (x0)
nstate=s3;
else
nstate=s1;
end
s3:begin
if (x0)
nstate=s0;
el