实验四 四位加法器实验adder4_2

-- Quartus VHDL Template
-- Clearable loadable enablable counter

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;

ENTITY adder4_2 IS
	PORT
	(
		a,b		: IN	STD_LOGIC_VECTOR(3 DOWNTO 0);
		ci		: IN	STD_LOGIC;
		s		: OUT	STD_LOGIC_VECTOR(3 DOWNTO 0);
		co		: OUT	STD_LOGIC
	);
END adder4_2;

ARCHITECTURE rtl OF adder4_2 IS
	signal aa,bb,ss : STD_LOGIC_VECTOR(4 DOWNTO 0);
BEGIN
	aa <= '0' & a;
	bb <= '0' & b;
	ss <= aa + bb + ci;
	s <= ss(3 DOWNTO 0);
	co <= ss(4);
END rtl;

©️2020 CSDN 皮肤主题: 大白 设计师: CSDN官方博客 返回首页
实付0元
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值